JAJSPK0A December 2022 – October 2023 DRV8461
PRODUCTION DATA
図 7-32 に、M0、DECAY0、ENABLE ピンの入力構造を示します。
図 7-33 に、M1、TOFF ピンの入力構造を示します。
図 7-34 に、STEP、DIR、MODE、SDI、SCLK、DECAY1、nSLEEP ピンの入力構造を示します。
下図に、ロジック・レベル・ピン nSCS の入力構造を示します。