JAJSPK0A データシート

JAJSPK0A December 2022 – October 2023 DRV8461

PRODUCTION DATA

開放負荷フォルトは、次の場合に検出されます。

デバイスが SPI インターフェイスで動作している場合、開放負荷検出をイネーブルにするには EN_OL ビットを 1b にする必要があります。

開放負荷検出時間 (t_OL) は、表 7-27 のように設定されます。

表 7-27 開放負荷検出時間

開放負荷フォルトが検出されると、次の動作が行われます。

nFAULT が Low にプルされます。
デバイスが SPI インターフェイスで動作している場合、次の動作が行われます。
- OL ビットと FAULT ビットは 1b にラッチされます。
- OL_A ビットが 1b の場合、AOUT1 と AOUT2 の間の巻線 A の開放負荷フォルトを示します。
- BOUT1 と BOUT2 の間の開放負荷フォルトによって、OL_B ビットが 1b になります。

開放負荷条件が解消されると、デバイスがハードウェア・インターフェイスと SPI インターフェイスのどちらで構成されているかによって動作は異なります。

デバイスがハードウェア・インターフェイスで構成されており、開放負荷条件が解消された場合：

デバイスが SPI インターフェイスで構成されており、開放負荷条件が解消された場合：

OL_MODE ビットが 1b の場合、nFAULT はただちに解放されます。FAULT レジスタの OL ビットと DIAG2 レジスタの OL_X ビットは、CLR_FLT ビットまたは nSLEEP リセット・パルスのいずれかによって障害クリア・コマンドが発行された後でのみクリアされます。
OL_MODE ビットが 0b の場合、CLR_FLT ビットまたは nSLEEP リセット・パルスのどちらかによって障害クリア・コマンドが発行された後、nFAULT ビットと FAULT ビットは解放されます。

本デバイスの電源を切って再投入した後、またはスリープ・モードから復帰した後にも、開放負荷フォルトはクリアされます。

図 7-44 および図 7-45 に、コイル A とコイル B がそれぞれ開いている場合の開放負荷検出を示します。開放負荷検出時間は最大 60ms に選択され、OL_MODE ビットは 0b でした。

図 7-44 コイル A の開放負荷検出. パターンは上から下へ順に：AOUT2、コイル A 電流、コイル B 電流、nFAULT

図 7-45 コイル B の開放負荷検出. パターンは上から下へ順に：AOUT2、コイル A 電流、コイル B 電流、nFAULT

注:

サイレント・ステップ減衰モードでは、モーターの動作中にのみ開放負荷フォルト検出が機能します。モーターが静止状態の場合、開放負荷検出はサポートされません。
開放負荷フォルトが検出されると、次の動作が行われます。
- ENABLE ピンがロジック High からハイ・インピーダンスに実行中に変更された場合は、開放負荷条件が解消されると nSLEEP リセット・パルスが印加されます。
- OL_MODE を 1b から 0b に変更した場合、または EN_OL を 1b から 0b に変更した場合は、開放負荷条件が解消されるとすぐに障害クリア・コマンドが適用されます。
デバイスの自動トルクがイネーブルで動作しているとき、開放負荷フォルトが検出されると、コイル電流は TRQ_DAC に対応する値になります。