JAJSNX3B February   2024  – October 2025 TCAN1575-Q1 , TCAN1576-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電源の特性
    6. 6.6 電気的特性
    7. 6.7 タイミング要件
    8. 6.8 スイッチング特性
    9. 6.9 代表的特性
  8. 7 パラメータ測定情報
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1  VSUP ピン
      2. 8.3.2  VIO ピン
      3. 8.3.3  VCC ピン
      4. 8.3.4  GND ピン
      5. 8.3.5  INH/LIMP ピン
      6. 8.3.6  WAKE ピン
      7. 8.3.7  TXD ピン
      8. 8.3.8  RXD ピン
      9. 8.3.9  SDO または nINT 割り込みピン
      10. 8.3.10 nCS ピン
      11. 8.3.11 SCK
      12. 8.3.12 SDI
      13. 8.3.13 CANH および CANL バス ピン
      14. 8.3.14 CAN FD SIC トランシーバ
    4. 8.4 デバイスの機能モード
      1. 8.4.1 通常モード
      2. 8.4.2 スタンバイ モード
      3. 8.4.3 リッスン オンリー モード
      4. 8.4.4 スリープ モード
        1. 8.4.4.1 スリープ モードでの RXD 要求によるバス ウェーク (BWRR)
        2. 8.4.4.2 WAKE 入力端子によるローカル ウェークアップ (LWU)
      5. 8.4.5 選択的ウェークアップ
        1. 8.4.5.1 選択的ウェーク モード
        2. 8.4.5.2 フレーム検出
        3. 8.4.5.3 ウェークアップ フレーム (WUF) の検証
        4. 8.4.5.4 WUF ID の検証
        5. 8.4.5.5 WUF の DLC 検証
        6. 8.4.5.6 WUF データ検証
        7. 8.4.5.7 フレーム エラー カウンタ
        8. 8.4.5.8 CAN-FD フレーム許容
      6. 8.4.6 フェイルセーフ機能
        1. 8.4.6.1 スリープ ウェーク エラーによるスリープ モード
        2. 8.4.6.2 フェイルセーフ モード
      7. 8.4.7 保護機能
        1. 8.4.7.1 ドライバおよびレシーバ機能
        2. 8.4.7.2 端子のフローティング
        3. 8.4.7.3 TXD ドミナント タイムアウト (DTO)
        4. 8.4.7.4 CAN バスの短絡電流制限
        5. 8.4.7.5 サーマル シャットダウン
        6. 8.4.7.6 低電圧誤動作防止 (UVLO) および電源オフのデバイス
          1. 8.4.7.6.1 UVSUP、UVCC
          2. 8.4.7.6.2 UVIO
            1. 8.4.7.6.2.1 フォルト動作
        7. 8.4.7.7 ウォッチドッグ (TCAN1576-Q1)
          1. 8.4.7.7.1 ウォッチドッグ エラー カウンタ
          2. 8.4.7.7.2 ウォッチドッグ SPI 制御プログラミング
            1. 8.4.7.7.2.1 ウォッチドッグ構成レジスタのロックとロック解除
          3. 8.4.7.7.3 ウォッチドッグ タイミング
          4. 8.4.7.7.4 Q&A ウォッチドッグ
            1. 8.4.7.7.4.1 WD Q&A 基本情報
            2. 8.4.7.7.4.2 Q&A レジスタおよび設定
            3. 8.4.7.7.4.3 WD Q&A 値の生成
              1. 8.4.7.7.4.3.1 回答の比較
              2. 8.4.7.7.4.3.2 2 ビット ウォッチドッグ回答カウンタのシーケンス
            4. 8.4.7.7.4.4 Q&A WD の例
              1. 8.4.7.7.4.4.1 望ましい動作のための構成例
              2. 8.4.7.7.4.4.2 Q&A シーケンスの実行例
      8. 8.4.8 バス フォルト検出および通信 (TCAN1576-Q1)
    5. 8.5 プログラミング
      1. 8.5.1 SPI 通信
        1. 8.5.1.1 ノット チップ セレクト (nCS)：
        2. 8.5.1.2 SPI クロック入力 (SCK)：
        3. 8.5.1.3 SPI シリアル データ入力 (SDI)：
        4. 8.5.1.4 SPI シリアル データ出力 (SDO)：
  10. 9 アプリケーション情報に関する免責事項
    1. 9.1 アプリケーション情報
      1. 9.1.1 信号改善機能 (SIC)
      2. 9.1.2 CAN の終端
        1. 9.1.2.1 終端
        2. 9.1.2.2 CAN バスのバイアス印加
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
        1. 9.2.2.1 ブラウンアウト
      3. 9.2.3 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10レジスタ
    1. 10.1 レジスタ マップ
      1. 10.1.1  DEVICE_ID_y レジスタ (アドレス = 0h + 式) [リセット = 値]
      2. 10.1.2  REV_ID_MAJOR レジスタ (アドレス = 8h) [リセット = 00h]
      3. 10.1.3  REV_ID_MINOR レジスタ (アドレス = 9h) [リセット = 01h]
      4. 10.1.4  SPI_RSVD_x レジスタ (アドレス = Ah + 式) [リセット = 00h]
      5. 10.1.5  Scratch_Pad_SPI レジスタ (アドレス = Fh) [リセット = 00h]
      6. 10.1.6  MODE_CNTRL レジスタ (アドレス = 10h) [リセット = 04h]
      7. 10.1.7  WAKE_PIN_CONFIG レジスタ (アドレス = 11h) [リセット = 4h]
      8. 10.1.8  PIN_CONFIG レジスタ (アドレス = 12h) [リセット = 00h]
      9. 10.1.9  WD_CONFIG_1 レジスタ (アドレス = 13h) [リセット = 15h]
      10. 10.1.10 WD_CONFIG_2 レジスタ (アドレス = 14h) [リセット = 02h]
      11. 10.1.11 WD_INPUT_TRIG レジスタ (アドレス = 15h) [リセット = 00h]
      12. 10.1.12 WD_RST_PULSE レジスタ (アドレス = 16h) [リセット = 07h]
      13. 10.1.13 FSM_CONFIG レジスタ (アドレス = 17h) [リセット = 00h]
      14. 10.1.14 FSM_CNTR レジスタ (アドレス = 18h) [リセット = 00h]
      15. 10.1.15 DEVICE_RST レジスタ (アドレス = 19h) [リセット = 00h]
      16. 10.1.16 DEVICE_CONFIG1 レジスタ (アドレス = 1Ah) [リセット = 00h]
      17. 10.1.17 DEVICE_CONFIG2 レジスタ (アドレス = 1Bh) [リセット = 0h]
      18. 10.1.18 SWE_EN レジスタ (アドレス = 1Ch) [リセット = 04h]
      19. 10.1.19 SDO_CONFIG レジスタ (アドレス = 29h) [リセット = 00h]
      20. 10.1.20 WD_QA_CONFIG レジスタ (アドレス = 2Dh) [リセット = 00h]
      21. 10.1.21 WD_QA_ANSWER レジスタ (アドレス = 2Eh) [リセット = 00h]
      22. 10.1.22 WD_QA_QUESTION レジスタ (アドレス = 2Fh) [リセット = 3Ch]
      23. 10.1.23 SW_ID1 レジスタ (アドレス = 30h) [リセット = 00h]
      24. 10.1.24 SW_ID2 レジスタ (アドレス = 31h) [リセット = 00h]
      25. 10.1.25 SW_ID3 レジスタ (アドレス = 32h) [リセット = 00h]
      26. 10.1.26 SW_ID4 レジスタ (アドレス = 33h) [リセット = 00h]
      27. 10.1.27 SW_ID_MASK1 レジスタ (アドレス = 34h) [リセット = 00h]
      28. 10.1.28 SW_ID_MASK2 レジスタ (アドレス = 35h) [リセット = 00h]
      29. 10.1.29 SW_ID_MASK3 レジスタ (アドレス = 36h) [リセット = 00h]
      30. 10.1.30 SW_ID_MASK4 レジスタ (アドレス = 37h) [リセット = 00h]
      31. 10.1.31 SW_ID_MASK_DLC レジスタ (アドレス = 38h) [リセット = 00h]
      32. 10.1.32 DATA_y レジスタ (アドレス = 39h + 式) [リセット = 00h]
      33. 10.1.33 SW_RSVD_y レジスタ (アドレス = 41h + 式) [リセット = 00h]
      34. 10.1.34 SW_CONFIG_1 レジスタ (アドレス = 44h) [リセット = 50h]
      35. 10.1.35 SW_CONFIG_2 レジスタ (アドレス = 45h) [リセット = 00h]
      36. 10.1.36 SW_CONFIG_3 レジスタ (アドレス = 46h) [リセット = 1Fh]
      37. 10.1.37 SW_CONFIG_4 レジスタ (アドレス = 47h) [リセット = 00h]
      38. 10.1.38 SW_CONFIG_RSVD_y レジスタ (アドレス = 48h + 式) [リセット = 00h]
      39. 10.1.39 DEVICE_CONFIGx レジスタ (アドレス = 4Bh) [リセット = 0h]
      40. 10.1.40 INT_GLOBAL レジスタ (アドレス = 50h) [リセット = 00h]
      41. 10.1.41 INT_1 レジスタ (アドレス = 51h) [リセット = 00h]
      42. 10.1.42 INT_2 レジスタ (アドレス = 52h) [リセット = 40h]
      43. 10.1.43 INT_3 レジスタ (アドレス = 53h) [リセット = 00h]
      44. 10.1.44 INT_CANBUS レジスタ (アドレス = 54h) [リセット = 00h]
      45. 10.1.45 INT_GLOBAL_ENABLE (アドレス = 55h) [リセット = 00h]
      46. 10.1.46 INT_ENABLE_1 レジスタ (アドレス = 56h) [リセット = FFh]
      47. 10.1.47 INT_ENABLE_2 レジスタ (アドレス = 57h) [リセット = 1Fh]
      48. 10.1.48 INT_ENABLE_3 レジスタ (アドレス = 58h) [リセット = 0h]
      49. 10.1.49 INT_ENABLE_CANBUS レジスタ (アドレス = 59h) [リセット = 7Fh]
      50. 10.1.50 INT_RSVD_y レジスタ (アドレス = 5Ah + 式) [リセット = 00h]
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントのサポート
      1. 11.1.1 CAN トランシーバの物理層の規格：
      2. 11.1.2 EMC 要件：
      3. 11.1.3 適合テストの要件：
      4. 11.1.4 関連資料
    2. 11.2 ドキュメントの更新通知を受け取る方法
    3. 11.3 サポート・リソース
    4. 11.4 商標
    5. 11.5 静電気放電に関する注意事項
    6. 11.6 用語集
  13. 12改訂履歴
  14. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

10.1.48 INT_ENABLE_3 レジスタ (アドレス = 58h) [リセット = 0h]

図 10-48 に、INT_ENABLE_3 レジスタを示し、表 10-50 にこのレジスタのフィールドの説明を示します。

概略表に戻ります。

INT_3 の割り込みマスク

図 10-48 INT_ENABLE_3 レジスタ
76543210
SPIERR_ENABLESWERR_ENABLEFSM_ENABLERSVD
R/W-1bR/W-0bR/W-1bR-00000b
表 10-50 INT_ENABLE_3 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7SPIERR_ENABLER/W1bSPI エラー割り込み有効化
6SWERR_ENABLER/W0b選択的ウェーク エラー有効化
5FSM_ENABLER/W1bフェイルセーフ モード有効化
4-0RSVDR00000b予約済み