JAJAAB1 November   2025 AM2752-Q1 , AM2754-Q1

 

  1.   1
  2.   概要
  3.   このドキュメントの使い方
  4.   商標
  5. 1デジタル オーディオ フォーマット
    1. 1.1 I2S
    2. 1.2 TDM
  6. 2McASP の概要
  7. 3AM275x の McASP 接続
    1. 3.1 一般的な McASP 構成
      1. 3.1.1 クロック コントローラとしての McASP
        1. 3.1.1.1 内部オーディオ PLL を使用して生成されるクロック
        2. 3.1.1.2 AUDIO_EXT_REFCLK AUXCLK ソースを使用して生成されるクロック
        3. 3.1.1.3 AUDIO_EXT_REFCLK AHCLK ソースを使用して生成されるクロック
      2. 3.1.2 クロック ペリフェラルとしての McASP
        1. 3.1.2.1 AUDIO_EXT_REFCLK 入力で外部生成されるクロック
  8. 4McASP レイアウトに関する検討事項
    1. 4.1 ブート モード ロジックと共有される McASP 信号
    2. 4.2 単一のクロック ドメインの複数のデバイスでの McASP トポロジ
  9. 5ASRC の概要
  10. 6McASP の実例
    1. 6.1 2 つのクロック ドメイン用の内部オーディオ PLL によるオーディオ再生
    2. 6.2 外部クロック ソースと McASP 同期モードによるオーディオ再生
    3. 6.3 2 つのクロック ドメインをブリッジする ASRC によるオーディオ再生
  11. 7オーディオ システムの設計に関する重要ポイント
  12. 8参考資料

1.1 I2S

インタ IC サウンド (I2S) は、ステレオ オーディオ専用に定義された標準的なデジタル オーディオ プロトコルです。ステレオ オーディオとは、各デジタル オーディオ フレームが左右 2 つのチャンネルで構成されていることを意味します。I2S フレームは、次の特性で定義されます。

  • フレーム開始を示すフレーム同期の立ち下がりエッジ
  • フレーム同期立ち下がりエッジからデータ送信までの 1 ビット クロック サイクル遅延
  • シングル ワード フレーム同期幅
  • フレームごとに 2 チャネル
  • MSB ファースト シリアル ビット ストリームの順序
  • ビット クロックの立ち下がりエッジでのデータのシフトアウト
  • ビット クロックの立ち上がりエッジでサンプリングされるデータ

I2S タイミング図図 1-2 I2S タイミング図