JAJSF14H March   2016  – June 2025 TPS56C215

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1  PWM 動作と D-CAP3™ 制御モード
      2. 6.3.2  Eco モード制御
      3. 6.3.3  4.7V LDO
      4. 6.3.4  MODE の選択
      5. 6.3.5  ソフト スタートおよびプリバイアス付きソフト スタート
      6. 6.3.6  イネーブルおよび調整可能な UVLO
      7. 6.3.7  パワー グッド
      8. 6.3.8  電流保護と低電圧保護
      9. 6.3.9  過渡応答の強化
      10. 6.3.10 UVLO 保護
      11. 6.3.11 サーマル シャットダウン
      12. 6.3.12 出力電圧放電
    4. 6.4 デバイスの機能モード
      1. 6.4.1 軽負荷動作
      2. 6.4.2 スタンバイ動作
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計要件
      2. 7.2.2 詳細な設計手順
        1. 7.2.2.1 WEBENCH® ツールによるカスタム設計
        2. 7.2.2.2 外付け部品の選択
          1. 7.2.2.2.1 出力電圧設定点
          2. 7.2.2.2.2 スイッチング周波数およびモードの選択
          3. 7.2.2.2.3 インダクタの選択
          4. 7.2.2.2.4 出力コンデンサの選択
          5. 7.2.2.2.5 入力コンデンサの選択
      3. 7.2.3 アプリケーション曲線
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 デバイス サポート
      1. 8.1.1 サード・パーティ製品に関する免責事項
      2. 8.1.2 開発サポート
        1. 8.1.2.1 WEBENCH® ツールによるカスタム設計
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報
    1. 10.1 パッケージ マーキング

6.3.10 UVLO 保護

低電圧誤動作防止 (UVLO) 機能は、内部 VREG5 レギュレータの電圧を監視します。VREG5 電圧が UVLO スレッショルド電圧を下回ると、デバイスはシャットダウンします。この保護機能は非ラッチ方式です。