JAJSFQ8C June   2018  – June 2025 BQ40Z80

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1  1 次側 (第 1 レベル) 安全機能
      2. 6.3.2  2 次側 (第 2 レベル) 安全機能
      3. 6.3.3  充電制御機能
      4. 6.3.4  バッテリ残量計
      5. 6.3.5  多機能ピン
      6. 6.3.6  構成
        1. 6.3.6.1 オシレータ機能
        2. 6.3.6.2 システム存在作動
        3. 6.3.6.3 緊急シャットダウン
        4. 6.3.6.4 2 直列、3 直列、4 直列、5 直列、または 6 直列セルの構成
        5. 6.3.6.5 セル バランシング
      7. 6.3.7  バッテリ パラメータの測定値
        1. 6.3.7.1 充電および放電のカウント
      8. 6.3.8  寿命データに関する記録機能
      9. 6.3.9  認証
      10. 6.3.10 改ざん防止
      11. 6.3.11 LED ディスプレイ
      12. 6.3.12 IATA サポート
      13. 6.3.13 電圧
      14. 6.3.14 電流
      15. 6.3.15 温度
      16. 6.3.16 通信
        1. 6.3.16.1 SMBus のオンおよびオフ状態
        2. 6.3.16.2 SBS コマンド
    4. 6.4 デバイスの機能モード
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報に関する免責事項
    2. 7.2 アプリケーション情報
    3. 7.3 代表的なアプリケーション
      1. 7.3.1 設計要件
      2. 7.3.2 詳細な設計手順
        1. 7.3.2.1 BQSTUDID と組み合わせて BQ40Z80EVM を使用
        2. 7.3.2.2 大電流経路
          1. 7.3.2.2.1 保護用 FET
          2. 7.3.2.2.2 ケミカル ヒューズ
          3. 7.3.2.2.3 リチウムイオン電池の接続
          4. 7.3.2.2.4 センス抵抗
          5. 7.3.2.2.5 ESD 軽減
        3. 7.3.2.3 バッテリ残量管理回路
          1. 7.3.2.3.1 クーロン計数インターフェイス
          2. 7.3.2.3.2 電源のデカップリングと PBI
          3. 7.3.2.3.3 システムの有無
          4. 7.3.2.3.4 SMBus 通信
          5. 7.3.2.3.5 FUSE 回路
        4. 7.3.2.4 2 次電流保護
          1. 7.3.2.4.1 セルおよびバッテリ入力
          2. 7.3.2.4.2 外部セル バランシング
          3. 7.3.2.4.3 PACK および FET 制御
          4. 7.3.2.4.4 予備放電制御
          5. 7.3.2.4.5 温度出力
          6. 7.3.2.4.6 LED
      3. 7.3.3 アプリケーション曲線
    4. 7.4 電源に関する推奨事項
    5. 7.5 レイアウト
      1. 7.5.1 レイアウトのガイドライン
        1. 7.5.1.1 プロテクタ FET のバイパス コンデンサとパック端子のバイパス コンデンサ
        2. 7.5.1.2 ESD スパーク ギャップ
      2. 7.5.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 デバイス サポート
      1. 8.1.1 サード・パーティ製品に関する免責事項
    2. 8.2 ドキュメントのサポート
      1. 8.2.1 関連資料
    3. 8.3 ドキュメントの更新通知を受け取る方法
    4. 8.4 サポート・リソース
    5. 8.5 商標
    6. 8.6 静電気放電に関する注意事項
    7. 8.7 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報
7.3.2.2.5 ESD 軽減

PACK+ 端子と PACK- 端子の間に直列 0.1µF セラミックコンデンサ 1 対を配置することで、外部の静電放電を低減します。2 個のデバイスを直列に接続することで、いずれかのコンデンサが短絡した場合でもパックの動作を継続できます。

オプションで、SMBJ2A のようなトランゾーブを端子間に配置して、ESD 耐性を高めることもできます。