JAJSFQ8C June   2018  – June 2025 BQ40Z80

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1  1 次側 (第 1 レベル) 安全機能
      2. 6.3.2  2 次側 (第 2 レベル) 安全機能
      3. 6.3.3  充電制御機能
      4. 6.3.4  バッテリ残量計
      5. 6.3.5  多機能ピン
      6. 6.3.6  構成
        1. 6.3.6.1 オシレータ機能
        2. 6.3.6.2 システム存在作動
        3. 6.3.6.3 緊急シャットダウン
        4. 6.3.6.4 2 直列、3 直列、4 直列、5 直列、または 6 直列セルの構成
        5. 6.3.6.5 セル バランシング
      7. 6.3.7  バッテリ パラメータの測定値
        1. 6.3.7.1 充電および放電のカウント
      8. 6.3.8  寿命データに関する記録機能
      9. 6.3.9  認証
      10. 6.3.10 改ざん防止
      11. 6.3.11 LED ディスプレイ
      12. 6.3.12 IATA サポート
      13. 6.3.13 電圧
      14. 6.3.14 電流
      15. 6.3.15 温度
      16. 6.3.16 通信
        1. 6.3.16.1 SMBus のオンおよびオフ状態
        2. 6.3.16.2 SBS コマンド
    4. 6.4 デバイスの機能モード
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報に関する免責事項
    2. 7.2 アプリケーション情報
    3. 7.3 代表的なアプリケーション
      1. 7.3.1 設計要件
      2. 7.3.2 詳細な設計手順
        1. 7.3.2.1 BQSTUDID と組み合わせて BQ40Z80EVM を使用
        2. 7.3.2.2 大電流経路
          1. 7.3.2.2.1 保護用 FET
          2. 7.3.2.2.2 ケミカル ヒューズ
          3. 7.3.2.2.3 リチウムイオン電池の接続
          4. 7.3.2.2.4 センス抵抗
          5. 7.3.2.2.5 ESD 軽減
        3. 7.3.2.3 バッテリ残量管理回路
          1. 7.3.2.3.1 クーロン計数インターフェイス
          2. 7.3.2.3.2 電源のデカップリングと PBI
          3. 7.3.2.3.3 システムの有無
          4. 7.3.2.3.4 SMBus 通信
          5. 7.3.2.3.5 FUSE 回路
        4. 7.3.2.4 2 次電流保護
          1. 7.3.2.4.1 セルおよびバッテリ入力
          2. 7.3.2.4.2 外部セル バランシング
          3. 7.3.2.4.3 PACK および FET 制御
          4. 7.3.2.4.4 予備放電制御
          5. 7.3.2.4.5 温度出力
          6. 7.3.2.4.6 LED
      3. 7.3.3 アプリケーション曲線
    4. 7.4 電源に関する推奨事項
    5. 7.5 レイアウト
      1. 7.5.1 レイアウトのガイドライン
        1. 7.5.1.1 プロテクタ FET のバイパス コンデンサとパック端子のバイパス コンデンサ
        2. 7.5.1.2 ESD スパーク ギャップ
      2. 7.5.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 デバイス サポート
      1. 8.1.1 サード・パーティ製品に関する免責事項
    2. 8.2 ドキュメントのサポート
      1. 8.2.1 関連資料
    3. 8.3 ドキュメントの更新通知を受け取る方法
    4. 8.4 サポート・リソース
    5. 8.5 商標
    6. 8.6 静電気放電に関する注意事項
    7. 8.7 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

5.5 電気的特性

標準値は TA = 25°C、VCC = 21.6V の場合、最小値/最大値は TA = –40°C ～ 85°C、VCC = 2.2V ～ 32V の場合 (特に記述のない限り)
パラメータ 条件 最小値 標準値 最大値 単位
電源電流
INORMAL NORMAL モード CPU 非アクティブ、CHG オン。DSG オン、高周波発振器オン、低周波発振器オン、REG18 オン、ADC オン、ADC_Filter オン、CC_Filter オン、CC オン、LED/ボタン/GPIO オフ、SMBus 非アクティブ、フラッシュ書き込みなし 663 μA
ISLEEP SLEEP モード CPU 非アクティブ、CHG オン、DSG オン、高周波発振器オフ、低周波発振器オン、REG18 オン、ADC オフ、ADC_Filter オフ、CC_Filter オフ、LED/ボタン/GPIO オフ、SMBus 非アクティブ、フラッシュ書き込みなし 96 μA
CPU 非アクティブ、CHG オフ。DSG オン、高周波発振器オフ、低周波発振器オン、REG18 オン、ADC オフ、ADC_Filter オフ、CC_Filter オフ、LED/ボタン/GPIO オフ、SMBus 非アクティブ、フラッシュ書き込みなし、BAT = 14.4V 90 μA
ISHUTDOWN シャットダウン モード CPU 非アクティブ、CHG オフ。DSG オフ、高周波発振器オフ、低周波発振器オフ、REG18 オフ、ADC オフ、ADC_Filter オフ、CC_Filter オフ、LED/ボタン/GPIO オフ、SMBus 非アクティブ、フラッシュ書き込みなし、BAT = 14.4V 1.4 μA
電源制御
VSWITCHOVER– BAT から VCC への切り替え電圧 VBAT < VSWITCHOVER– 1.95 2.1 2.2 V
VSWITCHOVER+ VCC から BAT への切り替え電圧 VBAT > VSWITCHOVER– + VHYS 2.9 3.1 3.25 V
VHYS 切り替え電圧ヒステリシス VSWITCHOVER+ – VSWITCHOVER– 1000 mV
ILKG 入力リーク電流 BAT ピン、BAT = 0V、VCC = 32V、PACK = 32V 1 μA
PACK ピン、BAT = 32V、VCC = 0V、PACK = 0V 1
BAT 端子および PACK 端子、BAT = 0V、VCC = 0V、PACK = 0V、PBI = 32V 1
RPD 内部プルダウン抵抗 PACK 30 40 50 kΩ
AFE パワーオン リセット
VREGIT– 負方向の電圧入力 VREG 1.51 1.55 1.59 V
VHYS パワー オン リセット ヒステリシス VREGIT+ – VREGIT– 70 100 130 mV
tRST パワーオンリセット時間 200 300 400 μs
AFE ウォッチドッグ リセットおよびウェーク タイマ
tWDT AFE ウォッチドッグのタイムアウト tWDT = 500 372 500 628 ms
tWDT = 1000 744 1000 1256 ms
tWDT = 2000 1488 2000 2512 ms
tWDT = 4000 2976 4000 5024 ms
tWAKE AFE ウェークタイマ tWAKE = 250 186 250 314 ms
tWAKE = 500 372 500 628 ms
tWAKE = 1000 744 1000 1256 ms
tWAKE = 2000 1488 2000 2512 ms
tFETOFF リセット後の FET オフ遅延 tFETOFF = 512 409 512 614 ms
内部 1.8V LDO
VREG レギュレータ電圧 1.6 1.8 2 V
ΔVO(TEMP) 温度によるレギュレータ出力 ΔVREG / ΔTA、IREG = 10mA ±0.25%
ΔVO(LINE) ライン レギュレーション ΔVREG / ΔVBAT、IBAT = 10mA -0.6% 0.5%
ΔVO(LOAD) ロードレギュレーション ΔVREG / ΔIREG、IREG = 0mA ～ 10mA -1.5% 1.5%
IREG レギュレータ出力電流制限 VREG = 0.9 × VREG(NOM)、VIN > 2.2V 20 mA
ISC レギュレータ短絡電流制限 VREG = 0 × VREG(NOM) 25 40 55 mA
PSRRREG 電源除去比 ΔVBAT / ΔVREG、IREG = 10mA、VIN > 2.5V、f = 10Hz 40 dB
VSLEW スルーレート拡張電圧スレッショルド VREG 1.58 1.65 V
電圧リファレンス 1
VREF1 内部リファレンス電圧 TA = 25°C、調整後 1.215 1.22 1.225 V
VREF1(DRIFT) 内部リファレンス電圧ドリフト TA = 0°C ～ 60°C、調整後 ±50 PPM/°C
TA = –40°C ～ 85°C、調整後 ±80 PPM/°C
電圧リファレンス 2
VREF2 内部リファレンス電圧 TA = 25°C、調整後 1.22 1.225 1.23 V
VREF2(DRIFT) 内部リファレンス電圧ドリフト TA = 0°C ～ 60°C、調整後 ±50 PPM/°C
TA = –40°C ～ 85°C、調整後 ±80 PPM/°C
VC1、VC2、VC3、VC4、VC5、VC6、BAT、PACK
K スケーリングファクタ VC1–VSS、VC2–VC1、VC3–VC2、VC4–VC3、VC5–VC4、VC6–VC5 0.198 0.2 0.202 -
VC6–VSS 0.032 0.0333 0.034
BAT–VSS、PACK–VSS 0.0275 0.0286 0.0295
VREF2 0.49 0.5 0.51
VIN 入力電圧範囲 VC1–VSS、VC2–VC1、VC3–VC2、VC4–VC3、VC5–VC4、VC6–VC5 -0.2 5 V
VC6–VSS -0.2 30
PACK–VSS -0.2 32
ILKG 入力リーク電流 VC1、VC2、VC3、VC4、VC5、VC6、セルバランシングオフ、セル取り外し検出オフ、ADC マルチプレクサオフ 1 μA
セルバランシングとセル取り外し検出
RCB 内部セルバランシング抵抗 2V < VDS < 4V のときの内部 FET スイッチの RDS(ON) 200 Ω
ICD 内部セル分離チェック電流 VCx > VSS + 0.8V 30 50 70 μA
ADC
VIN 入力電圧範囲 内部リファレンス (VREF1) -0.2 1 V
外部リファレンス (VREG) -0.2 0.8 × VREG
フルスケール レンジ VFS = VREF1 または VREG –VFS VFS V
INL 積分非直線性 (1LSB = VREF1/(10 × 2N) = 1.225/(10 × 215) = 37.41µV) 16 ビット、最適値、–0.1V ～ 0.8 x VREF1 ±8.5 LSB
16 ビット、最適値、–0.2V ～ –0.1V ±13.1
OE オフセット エラー 16 ビット、較正後、VFS = VREF1 ±67 ±157 μV
OED オフセット誤差のドリフト 16 ビット、較正後、VFS = VREF1 0.6 3 μV/℃
GE ゲイン誤差 16 ビット、–0.1V ～ 0.8 × VFS ±0.2% ±0.8% /FSR
GED ゲイン ドリフト 16 ビット、–0.1V ～ 0.8 × VFS 150 PPM/°C
EIR 実効入力抵抗 8 MΩ
ADC デジタルフィルタ
tCONV 変換時間 ADCTL[SPEED1、SPEED0] = 0、0 31.25 ms
ADCTL[SPEED1、SPEED0] = 0、1 15.63
ADCTL[SPEED1、SPEED0] = 1、0 7.81
ADCTL[SPEED1、SPEED0] = 1、1 1.95
Res 分解能 ノーミッシングコード、ADCTL[SPEED1、SPEED0] = 0、0 16 ビット
Eff_Res 有効分解能 符号あり、ADCTL[SPEED1、SPEED0] = 0、0 14 15 ビット
符号あり、ADCTL[SPEED1、SPEED0] = 0、1 13 14
符号あり、ADCTL[SPEED1、SPEED0] = 1、0 11 12
符号あり、ADCTL[SPEED1、SPEED0] = 1、1 9 10
電流ウェークコンパレータ
VWAKE ウェーク電圧スレッショルド VWAKE = VSRP – VSRN= ± 0.625mV ±0.3 ±0.625 ±0.9 mV
VWAKE = VSRP – VSRN = ± 1.25mV ±0.6 ±1.25 ±1.8
VWAKE = VSRP – VSRN = ± 2.5mV ±1.2 ±2.5 ±3.6
VWAKE = VSRP – VSRN = ± 5mV ±2.4 ±5.0 ±7.2
VWAKE(DRIFT) VWAKE 精度の温度ドリフト 0.5% /°C
tWAKE 電流が印加されてからウェーク割り込みまでの時間 250 700 μs
tWAKE(SU) ウェークコンパレータの起動時間 500 1000 μs
クーロン カウンタ
VINPUT 入力電圧範囲 -0.1 0.1 V
VRANGE フルスケール レンジ –VREF1 /10 VREF1 /10 V
INL 積分非直線性 (1LSB = VREF1/(10 × 2N) = 1.215/(10 × 215) = 3.71µV) 16 ビット、入力電圧範囲全体にわたって最善の適合 ±5.2 ±22.3 LSB
OE オフセット エラー 16 ビット、較正後 ±5.0 ±10 μV
OED オフセット誤差のドリフト 15 ビット + 符号、較正後 0.2 0.3 μV/℃
GE ゲイン誤差 15 ビット + 符号、入力電圧範囲全体 ±0.2% ±0.8% /FSR
GED ゲイン ドリフト 15 ビット + 符号、入力電圧範囲全体 150 PPM/°C
EIR 実効入力抵抗 2.5 MΩ
tCONV 変換時間 シングル変換 250 ms
Eff_Res 有効分解能 シングル変換 15 ビット
電流保護スレッショルド
VOCD OCD 検出スレッショルド電圧範囲 VOCD = VSRP – VSRN、PROTECTION_CONTROL[RSNS] = 1 -16.6 -100 mV
VOCD = VSRP – VSRN、PROTECTION_CONTROL[RSNS] = 0 -8.3 -50 mV
ΔVOCD OCD 検出スレッショルド電圧のプログラム手順 VOCD = VSRP – VSRN、PROTECTION_CONTROL[RSNS] = 1 -5.56 mV
VOCD = VSRP – VSRN、PROTECTION_CONTROL[RSNS] = 0 -2.78 mV
VSCC SCC 検出スレッショルド電圧範囲 VSCC = VSRP – VSRN、PROTECTION_CONTROL[RSNS] = 1 44.4 200 mV
VSCC = VSRP – VSRN、PROTECTION_CONTROL[RSNS] = 0 22.2 100 mV
ΔVSCC SCC 検出スレッショルド電圧のプログラム手順 VSCC = VSRP – VSRN、PROTECTION_CONTROL[RSNS] = 1 22.2 mV
VSCC = VSRP – VSRN、PROTECTION_CONTROL[RSNS] = 0 11.1 mV
VSCD1 SCD1 検出スレッショルド電圧範囲 VSCD1 = VSRP – VSRN、PROTECTION_CONTROL[RSNS] = 1 -44.4 -200 mV
VSCD1 = VSRP – VSRN、PROTECTION_CONTROL[RSNS] = 0 -22.2 -100 mV
ΔVSCD1 SCD1 検出スレッショルド電圧プログラム手順 VSCD1 = VSRP – VSRN、PROTECTION_CONTROL[RSNS] = 1 -22.2 mV
VSCD1 = VSRP – VSRN、PROTECTION_CONTROL[RSNS] = 0 -11.1 mV
VSCD2 SCD2 検出スレッショルド電圧範囲 VSCD2 = VSRP – VSRN、PROTECTION_CONTROL[RSNS] = 1 -44.4 -200 mV
VSCD2 = VSRP – VSRN、PROTECTION_CONTROL[RSNS] = 0 -22.2 -100 mV
ΔVSCD2 SCD2 検出スレッショルド電圧プログラム手順 VSCD2 = VSRP – VSRN、PROTECTION_CONTROL[RSNS] = 1 -22.2 mV
VSCD2 = VSRP – VSRN、PROTECTION_CONTROL[RSNS] = 0 -11.1 mV
VOFFSET OCD、SCC、SCDx のオフセット誤差 調整後 -2.5 2.5 mV
VSCALE OCD、SCC、SCDx のスケール誤差 調整なし -10% 10%
調整後 -5% 5%
電流保護のタイミング
tOCD OCD 検出遅延時間 1 31 ms
ΔtOCD OCD 検出遅延時間プログラム手順 2 ms
tSCC SCC 検出遅延時間 0 915 μs
ΔtSCC SCC 検出遅延時間プログラム手順 61 μs
tSCD1 SCD1 検出遅延時間 PROTECTION_CONTROL[SCDDx2] = 0 0 915 μs
PROTECTION_CONTROL[SCDDx2] = 1 0 1850 μs
ΔtSCD1 SCD1 検出遅延時間のプログラム手順 PROTECTION_CONTROL[SCDDx2] = 0 61 μs
PROTECTION_CONTROL[SCDDx2] = 1 121 μs
tSCD2 SCD2 検出遅延時間 PROTECTION_CONTROL[SCDDx2] = 0 0 458 μs
PROTECTION_CONTROL[SCDDx2] = 1 0 915 μs
ΔtSCD2 SCD2 検出遅延時間のプログラム手順 PROTECTION_CONTROL[SCDDx2] = 0 30.5 μs
PROTECTION_CONTROL[SCDDx2] = 1 61 μs
tDETECT 電流故障検出時間 OCD、SCD1、SCD2 の場合は VSRP – VSRN = VT – 3mV、SCC の場合は VSRP – VSRN = VT – 3mV 160 μs
tACC 電流故障遅延時間精度 最大遅延設定 -10% 10%
内部温度センサ
VTEMPT 内部温度センサ電圧ドリフト VTEMPP -1.9 -2.1 mV/℃
VTEMPP – VTEMPN、設計により規定 0.177 0.178 0.179 mV/℃
NTC サーミスタ測定のサポート (TS1、TS2、ピン 12 および 13 を TS3 および TS4 として構成)
RNTC(PU) 内部プルアップ抵抗 TS1 14.4 18 21.6 kΩ
TS2 14.4 18 21.6 kΩ
TS3 14.4 18 21.6 kΩ
TS4 14.4 18 21.6 kΩ
RNTC(DRIFT) -360 -280 -200 PPM/°C
低電圧汎用 I/O (マルチファンクションピン 12 および 13 を GPIO として構成)
VIH ハイ レベル入力 0.65 × VREG V
VIL ロー レベル入力 0.35 × VREG V
VOH 出力電圧 High 出力 High、プルアップイネーブル、IOH = –1.0mA 0.75 × VREG V
出力 High、プルアップイネーブル、IOH = –10µA
VOL 出力電圧 Low 出力 Low、IOL = 1mA 0.2 × VREG V
CIN 入力容量 5 pF
ILKG 入力リーク電流 1 μA
高電圧汎用 I/O (マルチファンクションピン 15、16、17 は GPIO として構成、PRES、DISP、または SHUTDN ピン 15 は GPIO として構成、ピン 16 は PDSG として構成)
VIH ハイ レベル入力 1.3 V
VIL ロー レベル入力 0.55 V
VOH 出力電圧 High 出力イネーブル、VBAT > 5.5V、IOH = –0µA 3.5 V
出力イネーブル、VBAT > 5.5V、IOH = –10µA 1.8
VOL 出力電圧 Low 出力ディスエーブル、IOL = 1.5mA 0.4 V
CIN 入力容量 5 pF
ILKG 入力リーク電流 3 μA
RO 出力逆抵抗 GPIO、PRES、DISP、SHUTDN、PDSG、PBI の間 8 kΩ
定電流シンク付きの汎用 I/O (マルチファンクションピン 20、21、22 は LEDCNTLx として構成)
VIH ハイ レベル入力 LEDCNTLx 1.45 V
VIL ロー レベル入力 LEDCNTLx 0.55 V
VOH 出力電圧 High LEDCNTLx、出力イネーブル、VBAT > 3.0V、IOH = –22.5mA VBAT – 1.6 V
VOL 出力電圧 Low LEDCNTLx、出力ディスエーブル、VBAT > 3.0V、IOH = 3mA 0.4 V
ISC High レベル出力電流保護 LEDCNTLx -30 -45 -60 mA
IOL Low レベル出力電流 LEDCNTLx、VBAT > 3.0V、VOL > 0.4V 15.75 22.5 29.25 mA
ILEDCNTLx 出力間の電流マッチング LEDCNTLx、VBAT = VLED + 2.5V +/–1%
CIN 入力容量 LEDCNTLx 20 pF
ILKG 入力リーク電流 LEDCNTLx 1 μA
fLED LED パターンの周波数 LEDCNTLx 124 Hz
tSHUTDOWN サーマル シャットダウン LEDCNTLx、設計により規定 120 135 150 ℃
汎用 I/O (マルチファンクションピン 20、21、22 を GPIO として構成) (ピン 20 を PDSG として構成)
VIH ハイ レベル入力 1.45 V
VIL ロー レベル入力 0.55 V
VOH 出力電圧 High 出力イネーブル、VBAT > 3.0V、IOH = –22.5mA VBAT – 1.6 V
出力ディスエーブル、IOL = 3mA 0.4 V
ISC High レベル出力電流保護 -30 -45 -60 mA
IOL Low レベル出力電流 VBAT > 3.0V、VOL > 0.4V 15.75 22.5 29.25 mA
CIN 入力容量 20 pF
ILKG 入力リーク電流 1 μA
SMBD、SMBC　高電圧　I/O
VIH 高入力電圧 SMBC、SMBD、VREG = 1.8V 1.3 V
VIL 低入力電圧 SMBC、SMBD、VREG = 1.8V 0.8 V
VOL 出力 LOW 電圧 SMBC、SMBD、VREG = 1.8V、IOL = 1.5mA 0.4 V
CIN 入力容量 5 pF
ILKG 入力リーク電流 1 μA
RPD プルダウン抵抗 0.7 1 1.3 MΩ
SMBus
fSMB SMBus の動作周波数 スレーブモード、SMBC 50% デューティサイクル 10 100 kHz
fMAS SMBus マスタークロック周波数 マスターモード、クロック Low スレーブ拡張なし 51.2 kHz
tBUF 開始条件と停止間のバス開放時間 4.7 μs
tHD(START) (リピート) スタート後のホールド時間 4 μs
tSU(START) 繰り返しスタートのセットアップ時間 4.7 μs
tSU(STOP) ストップのセットアップ時間 4 μs
tHD(DATA) データ ホールド時間 300 ns
tSU(DATA) データ セットアップ時間 250 ns
tTIMEOUT エラー信号検出時間 25 35 ms
tLOW クロックの Low 期間 4.7 μs
tHIGH クロックの High 期間 4 50 μs
tR クロック立ち上がり時間 10%～90% 1000 ns
tF クロック立ち下がり時間 90%～10% 300 ns
tLOW(SEXT) 累積クロック Low のスレーブ拡張時間 25 ms
tLOW(MEXT) 累積クロック Low のマスター拡張時間 10 ms
SMBus XL
fSMBXL SMBus XL の動作周波数 スレーブモード、SMBC 50% デューティサイクル 40 400 kHz
tBUF 開始条件と停止間のバス開放時間 4.7 μs
tHD(START) (リピート) スタート後のホールド時間 4 μs
tSU(START) 繰り返しスタートのセットアップ時間 4.7 μs
tSU(STOP) ストップのセットアップ時間 4 μs
tTIMEOUT エラー信号検出時間 5 20 ms
tLOW クロックの Low 期間 20 μs
tHIGH クロックの High 期間 20 μs
FUSE 駆動 (AFEFUSE)
VOH 出力電圧 High VBAT ≥ 8V、CL = 1nF、IAFEFUSE = 0µA 6 7 8.65 V
VBAT < 8V、CL = 1nF、IAFEFUSE = 0µA VBAT – 0.1 VBAT V
VIH ハイ レベル入力 1.5 2 2.5 V
IAFEFUSE(PU) 内部プルアップ電流 VBAT < 8V、VAFEFUSE = VSS 150 330 nA
RAFEFUSE 出力インピーダンス 2 2.6 3.2 kΩ
CIN 入力容量 5 pF
tDELAY ヒューズトリム検出遅延 128 256 μs
tRISE ヒューズ出力立ち上がり時間 5 20 μs
N チャネル FET ドライブ (CHG、DSG)
出力電圧比 RatioDSG = (VDSG – VBAT)/VBAT、2.2V < VBAT < 4.92V、PACK と DSG 間に 10MΩ 2.133 2.333 2.45 ––
RatioCHG = (VCHG – VBAT)/VBAT, 2.2V < VBAT < 4.92V、BAT と CHG 間に 10MΩ 2.133 2.333 2.433 ––
VFETON 出力電圧、CHG と DSG がオン VDSG(ON) = (VDSG – VBAT)、VBAT ≥ 4.92V (最大 32V)、PACK と DSG 間に 10MΩ 10.5 11.5 12.5 V
VCHG(ON) = (VCHG – VBAT)、VBAT ≥ 4.92V (最大 32V)、BAT と CHG 間に 10MΩ 10.5 11.5 12.5 V
VFETOFF 出力電圧、CHG と DSG がオフ VDSG(OFF) = (VDSG – VPACK)、PACK と DSG 間に 10MΩ -0.4 0.4 V
VCHG(OFF) = (VCHG – VBAT)、BAT と CHG 間に 10MΩ -0.4 0.4 V
tR 立ち上がり時間 VDSG 0% ～ 35% まで VDSG(ON)(TYP)、VBAT ≥ 2.2V、DSG と PACK 間 CL = 4.7nF、DSG と CL 間 5.1kΩ、PACK と DSG 間 10MΩ 200 500 μs
VCHG 0% ～ 35% まで VCHG(ON)(TYP)、VBAT ≥ 2.2V、CHG と BAT 間 CL = 4.7nF、CHG と CL 間 5.1kΩ、BAT と CHG 間 10MΩ 200 500 μs
tF 立ち下がり時間 VDSG VDSG(ON)(TYP) ～ 1V まで、VBAT ≥ 2.2V、DSG と PACK 間 CL = 4.7nF、DSG と CL 間 5.1kΩ、PACK と DSG 間 10MΩ 40 300 μs
VCHG VCHG(ON)(TYP) から 1V まで、VBAT ≥ 2.2V、CHG と BAT 間 CL = 4.7nF、CHG と CL 間 5.1kΩ、BAT と CHG 間 10MΩ 40 200 μs
P チャネル FET 駆動 (PCHG)
VFETON 出力電圧、PCHG オン VPCHG(ON) = VCC – VPCHG、VCC と CHG 間 10MΩ、VBAT ≥ 8V 6 7 8 V
VFETOFF 出力電圧、PCHG オフ VPCHG(OFF) = VCC – VPCHG、VCC と CHG 間 10MΩ -0.4 0.4 V
tR 立ち上がり時間 VPCHG 10% ～ 90% まで VPCHG(ON)(TYP)、VSS ≥ 8V、PCHG と VCC 間 CL = 4.7nF、PCHG と CL 間 5.1kΩ、VCC と CHG 間 10MΩ 40 200 μs
tF 立ち下がり時間 VPCHG 90% ～ 10% まで VPCHG(ON)(TYP)、VSS ≥ 8V、PCHG と VCC 間 CL = 4.7nF、PCHG と CL 間 5.1kΩ、VCC と CHG 間 10MΩ 40 200 μs
高周波発振器
fHFO 動作周波数 16.78 MHz
fHFO(ERR) 周波数誤差 TA = –20°C ～ 70°C、周波数ドリフトを含む -2.5% ±0.25% 2.5%
TA = –40°C ～ 85°C、周波数ドリフトを含む -3.5% ±0.25% 3.5%
tHFO(SU) 起動時間 TA = –20°C ～ 85°C、CLKCTL[HFRAMP] = 1、発信機の周波数は公称の ±3% 内 4 ms
TA = –20°C ～ 85°C、CLKCTL[HFRAMP] = 0、発信機の周波数は公称の ±3% 内 100 μs
低周波発振器
fLFO 動作周波数 262.144 kHz
fLFO(ERR) 周波数誤差 TA = –20°C ～ 70°C、周波数ドリフトを含む -1.5% ±0.25% 1.5%
TA = –40°C ～ 85°C、周波数ドリフトを含む -2.5% ±0.25% 2.5%
tLFO(FAIL) 障害検出周波数 30 80 100 kHz
命令フラッシュ
データ保持期間 10 年
フラッシュ プログラミングの書き込みサイクル 1000 サイクル
tPROGWORD ワードプログラミング時間 40 μs
tMASSERASE 一括消去時間 40 ms
tPAGEERASE ページ消去時間 40 ms
tFLASHREAD フラッシュ読み取り電流 2 mA
tFLASHWRITE フラッシュ書き込み電流 5 mA
IFLASHERASE フラッシュ消去電流 15 mA
データ フラッシュ
データ保持期間 10 年
フラッシュ プログラミングの書き込みサイクル 20000 サイクル
tPROGWORD ワードプログラミング時間 40 μs
tMASSERASE 一括消去時間 40 ms
tPAGEERASE ページ消去時間 40 ms
tFLASHREAD フラッシュ読み取り電流 1 mA
tFLASHWRITE フラッシュ書き込み電流 5 mA
IFLASHERASE フラッシュ消去電流 15 mA
ECC 認証
INORMAL+AUTH 通常モード + 認証 CPU アクティブ、CHG オン。DSGオン、高周波発振器オン、低周波発振器オン、REG18 オン、ADC オン、ADC_Filter オン、CC_Filter オン、CC オン、SMBus 非アクティブ、認証開始 1350 μA
tSIGN EC-KCDSA シグネチャ署名時間 3.8V < VCC または BAT < 32V 375 ms
認証操作の数 20000 動作