JAJSLK5D October   2020  – May 2025 LMG3422R050 , LMG3426R050 , LMG3427R050

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 スイッチング特性
    7. 5.7 代表的特性
  7. 6 パラメータ測定情報
    1. 6.1 スイッチング パラメータ
      1. 6.1.1 ターンオン時間
      2. 6.1.2 ターンオフ時間
      3. 6.1.3 ドレインソース間のターンオン・スルーレート
      4. 6.1.4 ターンオンおよびターンオフのスイッチングエネルギー
      5. 6.1.5 ゼロ電圧検出時間（LMG3426R050のみ）
      6. 6.1.6 ゼロ電流検出時間（LMG3427R050のみ）
    2. 6.2 安全operation領域 (SOA)
      1. 6.2.1 反復的SOA
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
      1. 7.2.1 LMG3422R050 機能ブロック図
      2. 7.2.2 LMG3426R050 機能ブロック図
      3. 7.2.3 LMG3427R050 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  GaN FETのoperation定義
      2. 7.3.2  ディレクティブ駆動GaNアーキテクチャ
      3. 7.3.3  ドレインソース間電圧
      4. 7.3.4  内蔵型昇降圧DC/DCコンバータ
      5. 7.3.5  VDD バイアス電源
      6. 7.3.6  補助 LDO
      7. 7.3.7  フォルト保護
        1. 7.3.7.1 過電流保護および短絡保護
        2. 7.3.7.2 過熱時のシャットダウン保護
        3. 7.3.7.3 UVLO 保護
        4. 7.3.7.4 ハイ・インピーダンスのRDRVピン保護
        5. 7.3.7.5 障害通知
      8. 7.3.8  ドライブ-強度調整
      9. 7.3.9  温度検出出力
      10. 7.3.10 最適ダイオード・モード動作
        1. 7.3.10.1 過熱シャットダウンの理想ダイオードモード
      11. 7.3.11 ゼロ電圧検出（ZVD）（LMG3426R050のみ）
      12. 7.3.12 ゼロ電流検出（ZCD）（LMG3427R050のみ）
    4. 7.4 スタート-アップ・シーケンス
    5. 7.5 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 スルーレートの選択
        2. 8.2.2.2 信号レベル・シフト
        3. 8.2.2.3 昇降圧コンバータの設計
      3. 8.2.3 アプリケーション曲線
    3. 8.3 推奨事項と禁止事項
    4. 8.4 電源に関する推奨事項
      1. 8.4.1 絶縁型電源の使用
      2. 8.4.2 ブートストラップダイオードの使用
        1. 8.4.2.1 ダイオードの選択
        2. 8.4.2.2 ブートストラップ電圧の管理
    5. 8.5 レイアウト
      1. 8.5.1 レイアウトのガイドライン
        1. 8.5.1.1 半田接合に対する信頼
        2. 8.5.1.2 電力ループのインダクタンス
        3. 8.5.1.3 信号-グランド接続
        4. 8.5.1.4 バイパス コンデンサ
        5. 8.5.1.5 スイッチ・ノードの静電容量
        6. 8.5.1.6 シグナル インテグリティ
        7. 8.5.1.7 高電圧間隔
        8. 8.5.1.8 基板に関する推奨事項
      2. 8.5.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 Export Control Notice
    7. 9.7 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

4 ピン構成および機能

図 4-1 LMG3422R050RQZパッケージ、54ピンVQFN（上面図）


図 4-2 LMG3426R050 RQZ パッケージ、54 ピン VQFN (上面図)


図 4-3 LMG3427R050 RQZ パッケージ、54 ピン VQFN (上面図)
表 4-1 ピンの機能
ピン 種類(1) 説明
名称 LMG3422R050 LMG3426R050 LMG3427R050
NC1 1、16 1、16 1、16 — QFNパッケージをPCBにアンカーするために使用します。ピンは、PCBランディング・パッドに半田付けする必要があります。PCBのランド・パッドは半田なしのマスク定義のパッドであり、PCB上の他の金属に物理的に接続することはできません。DRAINに内部接続します。
DRAIN 2 ~ 15 2 ~ 15 2 ~ 15 P GaN FETのドレイン。NC1に内部接続されています。
NC2 17、54 17、54 17、54 — QFNパッケージをPCBにアンカーするために使用します。ピンは、PCBランディング・パッドに半田付けする必要があります。PCBのランド・パッドは半田なしのマスク定義のパッドであり、PCB上の他の金属に物理的に接続することはできません。内部で、ソース、GND、およびサーマルパッドに接続されています。
ソース 18 ~ 40 18 ~ 40 18 ~ 40 P GaN FETソース。内部でGND、NC2、サーマルパッドに接続されています。
VNEG 41 ~ 42 41 ~ 42 41 ~ 42 P 内部昇降圧コンバータの負出力。デプレッション型GaN FETをオフにするために、負電源として使用します。2.2µFのコンデンサでバイパスして接地します。
BBSW 43 43 43 P 内部バック・ブースト・コンバータ・スイッチ・ピン。このポイントと接地との間にインダクタを接続します。
GND 44、45、49 44、45、49 44、45、49 G 信号グランド。内部でソース、NC2、サーマルパッドに接続されています。
VDD 46 46 46 P デバイス入力電源。
IN 47 47 47 I FETのオン/オフ用に使用されるCMOS互換非反転入力。
FAULT 48 48 48 O 故障状態中にLowにアサートするプッシュプルデジタル出力。詳細については、故障検出を参照してください。
OC 50 — — O 過電流および短絡フォルト状態中にLowにアサートするプッシュプルデジタル出力。詳細については、故障検出を参照してください。
ZVD — 50 — O デバイスが電流スイッチングサイクルにおいてゼロ電圧スイッチングを達成しているかどうかを示す、ゼロ電圧検出信号を出力するプッシュプルデジタル出力。詳細については、ゼロ電圧検出（ZVD）（LMG3426R050のみ） を参照してください。
ZCD — — 50 O 正のドレインソース間電流が検出されたときにゼロ電流検出信号を出力するプッシュプル・デジタル出力。詳細については、ゼロ電流検出（ZCD）（LMG3427R050のみ） を参照してください。
TEMP 51 51 51 O GaN FETの温度に関する情報を提供するプッシュプル・デジタル出力。9kHzの固定パルス波形を出力します。デバイスの温度は、波形のデューティ・サイクルとしてエンコードされます。
RDRV 52 52 52 I ドライブ強度選択ピン。このピンとGNDとの間に抵抗を接続して、ターンオン駆動強度を設定し、スルーレートを制御します。このピンをGNDに接続すると150V/nsを有効にし、このピンをLDO5Vに接続すると、100V/nsを有効にできます。
LDO5V 53 53 53 P 外部デジタルアイソレーター用の5V LDO出力。
サーマル パッド — — — — サーマル パッド。内部でソース、GND、NC2に接続されています。サーマル・パッドは、定格デバイス電流を伝導するために使用できます。
(1) I = 入力、O = 出力、P = 電源、G = グランド