JAJSRC3G December   2010  – September 2025 TMP411-Q1 , TMP411D-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイスの比較
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  推奨動作条件
    4. 6.4  熱に関する情報
    5. 6.5  電気的特性 (TMP411-Q1)
    6. 6.6  電気的特性 (TMP411D-Q1)
    7. 6.7  タイミング特性
    8. 6.8  タイミング図
    9. 6.9  代表的特性 (TMP411-Q1)
    10. 6.10 代表的特性 (TMP411D-Q1)
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 直列抵抗のキャンセル
      2. 7.3.2 差動入力容量
      3. 7.3.3 温度測定データ
      4. 7.3.4 THERM (ピン 4) and ALERT/ THERM2 (ピン 6)
      5. 7.3.5 センサーの故障
      6. 7.3.6 低電圧誤動作防止 (TMP411-Q1 のみ)
      7. 7.3.7 フィルタリング
    4. 7.4 デバイスの機能モード
      1. 7.4.1 シャットダウン モード (SD)
      2. 7.4.2 ワンショット変換
    5. 7.5 プログラミング
      1. 7.5.1  シリアル インターフェイス
      2. 7.5.2  バスの概要
      3. 7.5.3  タイミング図
      4. 7.5.4  シリアル バス アドレス
      5. 7.5.5  読み取り / 書き込み操作
      6. 7.5.6  タイムアウト機能
      7. 7.5.7  高速モード
      8. 7.5.8  ゼネラル コール リセット
      9. 7.5.9  ソフトウェア リセット
      10. 7.5.10 SMBUS のアラート機能
  9. 8 レジスタ マップ
    1. 8.1  レジスタ情報
    2. 8.2  ポインタ レジスタ
    3. 8.3  温度レジスタ
    4. 8.4  制限レジスタ
    5. 8.5  ステータス レジスタ
    6. 8.6  構成レジスタ
    7. 8.7  分解能レジスタ
    8. 8.8  変換レート レジスタ
    9. 8.9  N 係数補正レジスタ
    10. 8.10 最小レジスタと最大レジスタ
    11. 8.11 連続アラート レジスタ
    12. 8.12 THERM ヒステリシス レジスタ
    13. 8.13 識別レジスタ
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
      3. 9.2.3 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

7.3.1 直列抵抗のキャンセル

図 7-1 に、プリント基板 (PCB) のトレース抵抗とリモートライン長に起因するアプリケーション回路の直列抵抗を示します。TMP411-Q1 デバイスおよび TMP411D-Q1 デバイスは自動的に抵抗を相殺し、温度オフセットを防ぎます。

TMP411-Q1 デバイスおよび TMP411D-Q1 デバイスは、最大 3kΩ の直列ライン抵抗を相殺できるため、追加の特性評価や温度オフセット補正が不要になります。

検出されたリモート温度誤差に直列抵抗と電源電圧が与える影響の詳細については、図 6-8 (新しいチップは図 6-9)、図 6-10 (新しいチップは図 6-11)、図 6-26、図 6-27を参照してください。