JAJSRM3A November 2023 – July 2025 DAC530A2W , DAC532A3W
PRODUCTION DATA
DAC53xAxW の SPI アクセス サイクルを開始するには、SYNC ピンを Low にアサートします。シリアル クロック SCLK は、連続クロックとしても、ゲート クロックとしても動作します。SDI データは、SCLK の立ち下がりエッジに同期します。DAC53xAxW の SPI フレームは 24 ビット長です。そのため、SYNC ピンは、少なくとも 24 の SCLK の立ち下がりエッジの間、Low に維持されます。SYNC ピンが High にデアサートされると、アクセス サイクルは終了します。アクセス サイクルに最小クロック エッジよりも短い場合、通信は無視されます。デフォルトでは、SDO 機能は有効になっていません (3 線式 SPI)。3 線式 SPI モードでは、アクセス サイクルで最小クロック エッジ数を超える場合、デバイスは最初の 24 ビットのみを使用します。SYNC が High のとき、SCLK および SDI 信号がブロックされ、SDO はハイ インピーダンスになり、バスに接続されている他のデバイスからのデータの読み戻しが可能になります。
表 6-10 および 図 6-14 に、24 ビット SPI アクセス サイクルの形式を示します。SDI への最初のバイト入力は命令サイクルです。命令サイクルは、要求を読み取りコマンドまたは書き込みコマンドとして識別し、アクセスする 7 ビット アドレスを特定します。サイクルの最後の 16 ビットは、データ サイクルを形成します。
| ビット | フィールド | 説明 |
|---|---|---|
| 23 | R/W | アドレス指定されたレジスタに対する読み取りまたは書き込みコマンドとして通信を識別します。R/W = 0 は書き込み動作を設定します。R/W = 1 は読み取り動作を設定します |
| 22-16 | A[6:0] | レジスタ アドレス:読み取りまたは書き込み操作中にアクセスするレジスタを指定します |
| 15-0 | DI[15:0] | データ サイクル ビット。書き込みコマンドの場合、データ サイクルのビットはアドレス A[6:0] のレジスタに書き込まれる値となります。読み取りコマンドの場合、データ サイクルのビットは「無効」値となります。 |
読み取り操作を行うには、まず INTERFACE-CONFIG レジスタの SDO-EN ビットを設定して SDO 機能を有効にする必要があります。この構成を 4 線式 SPI と呼びます。読み取り操作は、読み取りコマンドのアクセス サイクルを発行することで開始されます。読み取りコマンドの後、要求されたデータを取得するために、2 回目のアクセス サイクルを発行する必要があります。表 6-11 および 図 6-15 に、出力データ フォーマットを示します。データは、FSDO ビットに応じて、SCLK の立ち下がりエッジまたは立ち上がりエッジで SDO ピンにクロックアウトされます (図 5-3 も参照してください)。
| ビット | フィールド | 説明 |
|---|---|---|
| 23 | R/W | 前回のアクセス サイクルのエコー R/W |
| 22-16 | A[6:0] | 前回のアクセス サイクルのエコー レジスタ アドレス |
| 15-0 | DI[15:0] | 前のアクセス サイクルで要求されたデータの読み戻し |
デイジーチェーン動作は、SDO ピンでも有効です。図 6-16 に示されているように、デイジーチェーン モードでは、複数のデバイスが「チェーン」内に接続され、1 つのデバイスの SDO ピンが次のデバイスの SDI ピンに接続されます。SPI ホストは、チェーン内の最初のデバイスの SDI ピンを駆動します。チェーン内の最後のデバイスの SDO ピンは、SPI ホストの POCI ピンに接続されます。4 線式 SPI モードでは、アクセス サイクルに 24 のクロック エッジの倍数が含まれる場合、チェーン内のデバイス最初のデバイスで最後の 24 ビットのみが使用されます。アクセス サイクルに、24 の倍数でないクロック エッジが含まれている場合、SPI パケットはデバイスによって無視されます。図 6-17 に、デイジーチェーン書き込みサイクルのパケット形式を示します。