JAJSRM3A November   2023  – July 2025 DAC530A2W , DAC532A3W

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電気的特性：電圧出力
    6. 5.6  電気的特性：電流出力
    7. 5.7  電気的特性：コンパレータ モード
    8. 5.8  電気的特性：総則
    9. 5.9  タイミング要件：I2C スタンダード モード
    10. 5.10 タイミング要件：I2C ファスト モード
    11. 5.11 タイミング要件：I2C 高速モード プラス
    12. 5.12 タイミング要件：SPI 書き込み動作
    13. 5.13 タイミング要件：SPI 読み出しおよびデイジー チェーン動作 (FSDO = 0)
    14. 5.14 タイミング要件：SPI 読み出しおよびデイジー チェーン動作 (FSDO = 1)
    15. 5.15 タイミング要件：GPIO
    16. 5.16 タイミング図
    17. 5.17 代表的特性：電圧出力
    18. 5.18 代表的特性：電流出力
    19. 5.19 代表的特性：コンパレータ
    20. 5.20 代表的特性：総則
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 デジタル/ アナログ コンバータ (DAC) アーキテクチャ
      2. 6.3.2 デジタル入力/出力
      3. 6.3.3 不揮発性メモリ (NVM)
    4. 6.4 デバイスの機能モード
      1. 6.4.1 電圧出力モード
        1. 6.4.1.1 基準電圧と DAC 伝達関数
          1. 6.4.1.1.1 内部リファレンス
          2. 6.4.1.1.2 基準電圧としての電源
      2. 6.4.2 電流出力モード
      3. 6.4.3 コンパレータ モード
        1. 6.4.3.1 プログラマブル ヒステリシス コンパレータ
        2. 6.4.3.2 プログラマブル ウィンドウ コンパレータ
      4. 6.4.4 フォルトダンプ モード
      5. 6.4.5 特定用途向けモード
        1. 6.4.5.1 電圧マージン設定とスケーリング
          1. 6.4.5.1.1 ハイ インピーダンス出力および PROTECT 入力
          2. 6.4.5.1.2 プログラマブル スルーレート制御
        2. 6.4.5.2 機能の生成
          1. 6.4.5.2.1 三角波生成
          2. 6.4.5.2.2 のこぎり波生成
          3. 6.4.5.2.3 正弦波形生成
      6. 6.4.6 デバイスのリセットと障害管理
        1. 6.4.6.1 パワーオン リセット (POR)
        2. 6.4.6.2 外部リセット
        3. 6.4.6.3 レジスタ マップ ロック
        4. 6.4.6.4 NVM 巡回冗長検査 (CRC)
          1. 6.4.6.4.1 NVM-CRC-FAIL-USER ビット
          2. 6.4.6.4.2 NVM-CRC-FAIL-INT ビット
      7. 6.4.7 汎用入出力 (GPIO) モード
    5. 6.5 プログラミング
      1. 6.5.1 SPI プログラミング モード
      2. 6.5.2 I2C プログラミング モード
        1. 6.5.2.1 F/S モードのプロトコル
        2. 6.5.2.2 I2C 更新シーケンス
          1. 6.5.2.2.1 アドレス バイト
          2. 6.5.2.2.2 コマンド バイト
        3. 6.5.2.3 I2C 読み出しシーケンス
  8. 7 レジスタ マップ
    1. 7.1  NOP レジスタ (アドレス = 00h) [リセット = 0000h]
    2. 7.2  DAC-0-MARGIN-HIGH レジスタ (アドレス = 0Dh) [リセット = 0000h]
    3. 7.3  DAC-1-MARGIN-HIGH レジスタ (アドレス = 13h) [リセット = 0000h]
    4. 7.4  DAC-2-MARGIN-HIGH レジスタ (アドレス = 01h) [リセット = 0000h]
    5. 7.5  DAC-0-MARGIN-LOW レジスタ (アドレス = 0Eh) [リセット = 0000h]
    6. 7.6  DAC-1-MARGIN-LOW レジスタ (アドレス = 14h) [リセット = 0000h]
    7. 7.7  DAC-2-MARGIN-LOW レジスタ (アドレス = 02h) [リセット = 0000h]
    8. 7.8  DAC-0-GAIN-CONFIG レジスタ (アドレス = 0Fh) [リセット = 0000h]
    9. 7.9  DAC-1-GAIN-CMP-CONFIG レジスタ (アドレス = 15h) [リセット = 0000h]
    10. 7.10 DAC-2-GAIN-CONFIG レジスタ (アドレス = 03h) [リセット = 0000h]
    11. 7.11 DAC-1-CMP-MODE-CONFIG レジスタ (アドレス = 17h) [リセット = 0000h]
    12. 7.12 DAC-0-FUNC-CONFIG レジスタ (アドレス = 12h) [リセット = 0000h]
    13. 7.13 DAC-1-FUNC-CONFIG レジスタ (アドレス = 18h) [リセット = 0000h]
    14. 7.14 DAC-2-FUNC-CONFIG レジスタ (アドレス = 06h) [リセット = 0000h]
    15. 7.15 DAC-0-DATA レジスタ (アドレス = 1Bh) [リセット = 0000h]
    16. 7.16 DAC-1-DATA レジスタ (アドレス = 1Ch) [リセット = 0000h]
    17. 7.17 DAC-2-DATA レジスタ (アドレス = 19h) [リセット = 0000h]
    18. 7.18 COMMON-CONFIG レジスタ (アドレス = 1Fh) [リセット = 0FFFh]
    19. 7.19 COMMON-TRIGGER レジスタ (アドレス = 20h) [リセット = 0000h]
    20. 7.20 COMMON-DAC-TRIG レジスタ (アドレス = 21h) [リセット = 0000h]
    21. 7.21 GENERAL-STATUS レジスタ (アドレス = 22h) [リセット = 20h、DEVICE-ID、VERSION-ID]
    22. 7.22 CMP-STATUS レジスタ (アドレス = 23h) [リセット = 000Ch]
    23. 7.23 GPIO-CONFIG レジスタ (アドレス = 24h) [リセット = 0000h]
    24. 7.24 DEVICE-MODE-CONFIG レジスタ (アドレス = 25h) [リセット = 0000h]
    25. 7.25 INTERFACE-CONFIG レジスタ (アドレス = 26h) [リセット = 0000h]
    26. 7.26 SRAM-CONFIG レジスタ (アドレス = 2Bh) [リセット = 0000h]
    27. 7.27 SRAM-DATA レジスタ (アドレス = 2Ch) [リセット = 0000h]
    28. 7.28 BRDCAST-DATA レジスタ (アドレス = 50h) [リセット = 0000h]
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

4 ピン構成および機能

DAC530A2W DAC532A3W DAC532A3W：YBH パッケージ、16 ピン DSBGA (上面図)図 4-1 DAC532A3W：YBH パッケージ、16 ピン DSBGA (上面図)
表 4-1 ピンの機能：DAC532A3W
ピン タイプ 説明
番号 名称
A1 PVDD 電源 電流源の電源。このピンは、トレース インピーダンスを低くして VDD に接続します
A2 VOUT1 出力 DAC チャネル 1 の電圧出力
A3 VOUT0 出力 DAC チャネル 0 の電圧出力
A4 GPIO/SDO 入力 / 出力 汎用入出力ピンは、LDAC、PD、PROTECT、RESET、SDO、STATUS として設定できます。STATUS および SDO として使用する場合は、このピンを外部プルアップ抵抗を介して I/O 電圧に接続してください。使用しない場合は、外付け抵抗を使用して GPIO/SDO ピンを VDD または AGND に接続します。このピンは VDD よりも先に上昇可能です。
B1 VDD 電源 電源電圧
B2 FB1 入力 チャネル 1 の電圧フィードバック ピン。電圧出力モードでは、閉ループ アンプ出力の場合は VOUT1 に接続します。このピンはコンパレータ モードでのアナログ入力として使用します。
B3 PGND グランド 電流源のグランド帰路。このピンを AGND に接続します。
B4 SCL/SYNC 出力 I2C シリアル インターフェイス クロックまたは SPI チップ セレクト入力。このピンを外付けプルアップ抵抗を使用して I/O 電圧に接続します。このピンは VDD よりも先に上昇可能です。
C1 AGND グランド デバイスの全回路のグランド基準点
C2 PVDD 電源 電流源の電源。このピンを VDD に接続します。
C3 IOUT 出力 チャネル 2 の電流出力
C4 A0/SDI 入力 I2C または SPI 用シリアル データ入力のアドレス構成ピン。
A0 の場合、アドレス構成としてこのピンを VDD、AGND、SDA、SCL に接続します (アドレス バイト セクションを参照)。
SDI の場合、このピンをプルアップもプルダウンもする必要はありません。このピンは VDD よりも先に上昇可能です。
D1 CAP 電源 内部 LDO 用の外部バイパス コンデンサ。CAP と AGND の間に約 1.5μF のコンデンサを接続します。
D2 PVDD 電源 電流源の電源。このピンを VDD に接続します。
D3 IOUT 出力 チャネル 2 の電流出力
D4 SDA/SCLK 入力 / 出力 双方向 I2C シリアル データ バス、または SPI クロック入力。I2C モードでは、外部プルアップ抵抗を使用してこのピンを I/O 電圧に接続します。このピンは VDD よりも先に上昇可能です。
DAC530A2W DAC532A3W DAC530A2W：YBH パッケージ、16 ピン DSBGA (上面図)図 4-2 DAC530A2W：YBH パッケージ、16 ピン DSBGA (上面図)
表 4-2 ピンの機能：DAC530A2W
ピン タイプ 説明
番号 名称
A1 PVDD 電源 電流源の電源。このピンは、トレース インピーダンスを低くして VDD に接続します
A2 VOUT1 出力 DAC チャネル 1 の電圧出力
A3 NC -- このボールをパッドに半田付けします
A4 GPIO/SDO 入力 / 出力 汎用入出力ピンは、LDAC、PD、PROTECT、RESET、SDO、STATUS として設定できます。STATUS および SDO として使用する場合は、このピンを外部プルアップ抵抗を介して I/O 電圧に接続してください。使用しない場合は、外付け抵抗を使用して GPIO/SDO ピンを VDD または AGND に接続します。このピンは VDD よりも先に上昇可能です。
B1 VDD 電源 電源電圧
B2 FB1 入力 チャネル 1 の電圧フィードバック ピン。電圧出力モードでは、閉ループ アンプ出力の場合は VOUT1 に接続します。このピンはコンパレータ モードでのアナログ入力として使用します。
B3 PGND グランド 電流源のグランド帰路。このピンを AGND に接続します。
B4 SCL/SYNC 出力 I2C シリアル インターフェイス クロックまたは SPI チップ セレクト入力。このピンを外付けプルアップ抵抗を使用して I/O 電圧に接続します。このピンは VDD よりも先に上昇可能です。
C1 AGND グランド デバイスの全回路のグランド基準点
C2 PVDD 電源 電流源の電源。このピンを VDD に接続します。
C3 IOUT 出力 チャネル 2 の電流出力
C4 A0/SDI 入力 I2C または SPI 用シリアル データ入力のアドレス構成ピン。
A0 の場合、アドレス構成としてこのピンを VDD、AGND、SDA、SCL に接続します (アドレス バイト セクションを参照)。
SDI の場合、このピンをプルアップまたはプルダウンする必要はありません。このピンは VDD よりも先に上昇可能です。
D1 CAP 電源 内部 LDO 用の外部バイパス コンデンサ。CAP と AGND の間に約 1.5μF のコンデンサを接続します。
D2 PVDD 電源 電流源の電源。このピンを VDD に接続します。
D3 IOUT 出力 チャネル 2 の電流出力
D4 SDA/SCLK 入力 / 出力 双方向 I2C シリアル データ バス、または SPI クロック入力。I2C モードでは、外部プルアップ抵抗を使用して、このピンを I/O 電圧に接続する必要があります。このピンは VDD よりも先に上昇可能です。