JAJSWI2 March   2025 UCC5350L-Q1

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 説明
  5. ピン構成および機能
  6. 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格 (車載用)
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電力定格
    6. 5.6  絶縁仕様
    7. 5.7  安全関連認証
    8. 5.8  安全限界値
    9. 5.9  電気的特性
    10. 5.10 スイッチング特性
    11. 5.11 絶縁特性曲線
    12. 5.12 代表的特性
  7. パラメータ測定情報
    1. 6.1 伝搬遅延、反転、非反転型構成
      1. 6.1.1 CMTI テスト
  8. 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 電源
      2. 7.3.2 入力段
      3. 7.3.3 出力段
      4. 7.3.4 保護機能
        1. 7.3.4.1 低電圧誤動作防止 (UVLO)
        2. 7.3.4.2 アクティブ プルダウン
        3. 7.3.4.3 短絡クランプ
        4. 7.3.4.4 アクティブ ミラー クランプ
    4. 7.4 デバイスの機能モード
      1. 7.4.1 ESD 構造
  9. アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 IN+ および IN– 入力フィルタの設計
        2. 8.2.2.2 ゲート ドライバの出力抵抗
        3. 8.2.2.3 ゲート ドライバの電力損失の推定
        4. 8.2.2.4 推定接合部温度
        5. 8.2.2.5 VCC1 および VCC2 コンデンサの選択
          1. 8.2.2.5.1 VCC1 コンデンサの選択
          2. 8.2.2.5.2 VCC2 コンデンサの選択
          3. 8.2.2.5.3 出力段の負バイアスを使う応用回路
      3. 8.2.3 アプリケーション曲線
  10. 電源に関する推奨事項
  11. 10レイアウト
    1. 10.1 レイアウトのガイドライン
    2. 10.2 レイアウト例
    3. 10.3 PCB 材料
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 デバイス サポート
      1. 11.1.1 サード・パーティ製品に関する免責事項
    2. 11.2 ドキュメントのサポート
      1. 11.2.1 関連資料
    3. 11.3 認証
    4. 11.4 ドキュメントの更新通知を受け取る方法
    5. 11.5 サポート・リソース
    6. 11.6 商標
    7. 11.7 静電気放電に関する注意事項
    8. 11.8 用語集
  13. 12改訂履歴
  14. 13メカニカル、パッケージ、および注文情報

ゲート ドライバの電力損失の推定

ゲート ドライバ サブシステムの総損失 PG には、UCC5350L-Q1 デバイスの電力損失 (PGD) と、外部ゲート駆動抵抗などのペリフェラル回路の電力損失が含まれます。

PGD 値は、UCC5350L-Q1 デバイスの熱的安定性に関連する制限値を決定する主要な電力損失で、複数の要因からの損失を計算することにより推定できます。

第 1 の要因は静的電力損失 PGDQ です。これにはドライバの静止電力損失と、特定のスイッチング周波数で動作しているドライバの自己消費電力が含まれます。PGDQ パラメータは、所定の VCC1、VCC2、スイッチング周波数、周囲温度において、OUT ピンに負荷が接続されていない状態でベンチ測定されます。この例では、VCC1 = 3.3V、VCC2 = 18V です。PWM を 0V から 3.3V まで 150kHz でスイッチングした場合の各電源の電流は、ICC1 = 1.67mA、ICC2 = 1.11mA と測定されます。PGDQ式 5 を使用して計算されます。

式 5. UCC5350L-Q1

第 2 の要素はスイッチング動作損失 PGDO であり、所定の負荷容量によりドライバは各スイッチング サイクル中に負荷を充放電します。負荷スイッチングからの総ダイナミック損失 PGSW を計算するには、式 6 を使用します。

式 6. UCC5350L-Q1

ここで、

  • QG は、VCC2 におけるパワー トランジスタのゲート電荷です。

この例のアプリケーションでは、式 7 に示すように、負荷スイッチングによる総ダイナミック損失は約 340mW です。

式 7. UCC5350L-Q1

QG は、パワー トランジスタの総ゲート電荷量を表します。テスト条件が変わると、この値も変わる可能性があります。UCC5350L-Q1 の出力段のゲート ドライバ損失 (PGDO) は PGSW の一部です。外部ゲート ドライバの抵抗とパワー トランジスタの内部抵抗が 0Ω で、ゲート ドライバの損失がすべて UCC5350L-Q1 の内部で消費される場合、PGDO は PGSW と等しくなります。外部ターンオンおよびターンオフ抵抗が存在する場合、総損失はゲート ドライバのプルアップ / プルダウン抵抗、外部ゲート抵抗、パワー トランジスタの内部抵抗に分散されます。ソース / シンク電流が 10A に飽和していない場合、プルアップ / ダウン抵抗は線形かつ固定ですが、ソース / シンク電流が飽和している場合、プルアップ / ダウン抵抗は非線形であることに注意します。ゲート ドライバ損失は、式 8 に示すように飽和していない場合に推定されます。

式 8. P G D O = P G S W 2 R O H | | R N M O S R O H | | R N M O S + R G O N + R G F E T _ I n t + R O L R O L + R G O F F + R G F E T _ I n t

この設計例では、予測されるソースおよびシンク電流はすべて 10A 未満であるため、式 9 を使用してゲート ドライバ損失を推定します。

式 9. UCC5350L-Q1

ここで、

  • VOUTH/L(t) は、ターンオンおよびターンオフ中のゲート ドライバ OUT ピンの電圧です。出力がある期間飽和している場合、この値は負荷コンデンサを充電または放電する定電流源 (ターンオンおよびターンオフ時は 10A) として簡素化できます。その結果、VOUTH/L(t) 波形は線形となり、TR_Sys と TF_Sys は簡単に予測できます。

UCC5350L-Q1 ゲート ドライバ PGD で消費されるゲート ドライバの総損失は、式 10 を使用して計算します。

式 10. UCC5350L-Q1