JAJSXA1 September   2025 TDP2004-Q1

PRODUCTION DATA  

  1.   1
  2. 1特長
  3. 2アプリケーション
  4. 3説明
  5. 4ピン構成および機能
  6. 5仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 DC の電気的特性
    6. 5.6 高速電気的特性
    7. 5.7 SMBUS/I2C タイミング特性
    8. 5.8 代表的特性
    9. 5.9 代表的なジッタ特性
  7. 6詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 RX イコライゼーション制御の設定
      2. 6.3.2 フラット ゲイン
      3. 6.3.3 クロス ポイント
    4. 6.4 デバイスの機能モード
      1. 6.4.1 アクティブ モード
      2. 6.4.2 スタンバイ モード
    5. 6.5 プログラミング
      1. 6.5.1 ピン モード
        1. 6.5.1.1 5 レベル制御入力
      2. 6.5.2 SMBUS/I2C レジスタ制御インターフェイス
        1. 6.5.2.1 共有レジスタ
        2. 6.5.2.2 チャネル レジスタ
      3. 6.5.3 SMBus/I2C コントローラ モード構成 (EEPROM セルフ ロード)
  8. 7アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 DP2.1 メイン リンク シグナル コンディショニング
        1. 7.2.1.1 設計要件
        2. 7.2.1.2 詳細な設計手順
        3. 7.2.1.3 アプリケーション曲線
      2. 7.2.2 シグナル コンディショナ付き USB-C クロス ポイント マルチプレクサ
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. 8デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントの更新通知を受け取る方法
    2. 8.2 サポート・リソース
    3. 8.3 商標
    4. 8.4 静電気放電に関する注意事項
    5. 8.5 用語集
  10. 9メカニカル、パッケージ、および注文情報

レイアウトのガイドライン

システム実装のレイアウトを設計する際は、以下のガイドラインを参照してください:

  1. デカップリング コンデンサは、可能な限り VCC ピンの近くに配置します。基板設計が許す場合、デカップリング コンデンサはデバイスの直下に配置することを推奨します。
  2. 高速差動信号 TXnP/TXnN および RXnP/RXnN が、密結合され、スキューがマッチし、インピーダンスが制御されていることを確認してください。
  3. 高速差動信号に可能な限りビアは避けてください。ビアを使用する必要がある場合は、可能な限りビア スタブを最小化するよう注意ますし。その際は、多くまたはすべての層を貫通させるか、バック ドリルを使用します。
  4. パッド容量を打ち消して信号品質を改善するために、高速差動信号パッドの下に GND リリーフを使用できます (必須ではありません)。
  5. デバイス直下に GND ビアを配置し、デバイスに接続された GND プレーンを他の層の GND プレーンに接続します。これには、デバイスから基板への熱伝導性を改善するという追加の利点もあります。
  6. デバイスのサーマル パッド設計推奨については、機械図面セクションのランド パターン例を参照してください。