JAJSXH7B September   2013  – November 2025 ADS5474-SP

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング特性
    7. 5.7 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
      1. 6.1.1 入力構成
      2. 6.1.2 クロック入力
      3. 6.1.3 デジタル出力
  8. 7 アプリケーションと実装
    1. 7.1 電源に関する推奨事項
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 デバイス サポート
      1. 8.1.1 仕様の定義
    2. 8.2 ドキュメントのサポート
      1. 8.2.1 関連資料
    3. 8.3 ドキュメントの更新通知を受け取る方法
    4. 8.4 サポート・リソース
    5. 8.5 商標
    6. 8.6 静電気放電に関する注意事項
    7. 8.7 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

4 ピン構成および機能

ADS5474-SP HFG パッケージ、84 ピン CFP (上面図)図 4-1 HFG パッケージ、84 ピン CFP (上面図)
表 4-1 ピンの機能
ピン タイプ(1) 説明
名称 番号
AIN 17 I 差動入力信号 (ポジティブ)
AIN 18 I 差動入力信号 (ネガティブ)
AVDD3 37、39、41 P アナログ電源 (3.3V)
AVDD5 4、9、14、15、20、23、25、27、29、33 P アナログ電源 (5V)
CLK 11 I 差動入力クロック (ポジティブ)。変換は立ち上がりエッジで開始されます。
CLK 12 I 差動入力クロック (ネガティブ)
D0、D0 50、51 O LVDS デジタル出力ペア、最下位ビット (LSB)
D1、D1、
D2–D5、
D6-D7、
D8-D12		 52、53、56–63、65–68、71–82 O LVDS デジタル出力ペア
D13、D13 81、82 O LVDS デジタル出力ペア、最上位ビット (MSB)
DRY、DRY 84、83 O データ レディ LVDS 出力ペア
DVDD3 2、54、70 P デジタルおよび出力ドライバ電源 (3.3V)
GND 1、3、8、10、13、16、19、21、22、24、26、28、30、32、34、36、38、40、42、43、55、64、69 GND グランド
NC 5、6、46、47、48、49 該当なし 無接続
OVR、OVR 45、44 O オーバー レンジ インジケータ LVDS 出力。ロジック high は、フルスケール範囲を超える範囲でアナログ入力を信号として接続します。
PDWN 35 I パワーダウン (アクティブ high)。PDWN ピンがロジック HIGH のとき、デバイスはスリープ モードになります。PDWN がロジック LOW (グラウンド) のとき、ADC コンバータはウェークアップします。
(このピンは ADS5463-SP および ADS5444-SP では使用しません。)
VCM 31 O 同相電圧出力 (標準 3.1V)。入力信号を正しい同相電圧に設定するために、DC 結合アプリケーションで一般に使用されます。
(このピンは ADS5463-SP および ADS5444-SP では使用しません。)
VREF 7 I/O 入出力基準電圧 (公称 2.4V)
(1) I = 入力、O = 出力、GND = グランド、P = 電源、I/O = 双方向、N/A = 該当なし