ADC は 14LVDS 互換でオフセット バイナリ データ出力 (D13 ～ D0、D13 は MSB、D0 は LSB)、データ準備完了信号 (DRY)、オーバー レンジ インジケータ (OVR) を備えています。TI では、DRY 信号を使用して ADS5474 の出力データをキャプチャすることを推奨します。DRY はDATA/OVR 出力とソース同期し、同じ周波数で動作するハーフレート DDR インターフェイスを形成し、DRY の立ち上がりエッジと立ち下がりエッジの両方でデータを更新します。TI は、デジタル出力の容量性負荷を最小限に抑えることを推奨します。容量が大きいと、データ有効なタイミング ウィンドウが短くなります。タイミングに対する値 (図 5-2 を参照) は、各 LVDS ラインのグランドに対して測定された 10pF の寄生基板容量 (または 5pF 差動寄生容量) を使って得られます。受信デバイスで DRY とデータの時間関係を設定する場合、セットアップ時間を最大化することを推奨しますが、この時間はデジタル データ (FPGA やフィールド プログラマブル フィールド アレイなど) を受信するデバイスのセットアップおよびホールド時間に部分的に依存します。DRY とデータは一致しているため、セットアップ時間を最大化するために、DRY またはデータのいずれかを遅延させることを推奨します。

図 5-2 を参照すると、サンプル N データ出力遷移に対する DRY の極性は、DRY 信号を生成するクロック分周器のスタートアップロジックレベルが不明なため決定されません (DRY は CLK の周波数分周です)。DRY の立ち上がりエッジまたは立ち下がりエッジはサンプル N と一致しており、DRY の極性は、電源がオフまたはオンでサイクルされたとき、またはパワーダウン ピンがサイクルされたときに反転できます。DRY の極性ではなく、遷移からのデータ キャプチャを推奨しますが、必須ではありません。複数の ADS5474 デバイスの同期が必要な場合は、データをキャプチャするために DRY ではなく、CLKIN 信号の形式を使用する必要があることがあります。

DRY 周波数は ADS5474 と ADS5463 で同じですが (DRY は ½ CLK 周波数に相当)、ピン互換の ADS5444 では異なります (DRY は CLK 周波数に相当)。LVDS 出力はすべて、予想される LVDS 電圧レベルを満たすために、各出力ペア間に外部 100Ω 負荷を接続する必要があります。トレースが長い場合、整合されたインピーダンスを実現し、信号の反射を回避するため、各デジタル出力にできるだけ近づけて 100Ω の負荷を ADS5474 に、LVDS 伝送ラインの端に別の 100Ω 差動負荷を配置する必要があります。この場合、実効負荷により、LVDS 電圧レベルが半分に低下します。

14 ビットの出力ワードがすべて 0s またはすべて 1s を超えようとすると、OVR 出力はロジック High に等しくなります。このフラグは、アナログ入力信号がフルスケール入力の制限である約 2.2V_PP (±ゲイン誤差) を超えたことを示します。OVR インジケータは、ゲイン制御を使用してアナログ入力信号を許容可能な制限範囲内に維持するシステム向けに提供されています。