JAJSXK5 November   2025 LM51251A-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1  デバイス構成 (CFG ピン)
      2. 6.3.2  デバイスおよび位相のイネーブル / ディスエーブル (UVLO/EN、EN2)
      3. 6.3.3  デュアル デバイス動作
      4. 6.3.4  スイッチング周波数および同期 (SYNCIN)
      5. 6.3.5  デュアル ランダム スペクトラム拡散機能 (DRSS)
      6. 6.3.6  動作モード (バイパス、DEM、FPWM)
      7. 6.3.7  VCC レギュレータ、BIAS (BIAS ピン、VCC ピン)
      8. 6.3.8  ソフトスタート (SS ピン)
      9. 6.3.9  VOUT のプログラミング (VOUT、ATRK、DTRK)
      10. 6.3.10 保護
        1. 6.3.10.1 VOUT 過電圧保護 (OVP)
        2. 6.3.10.2 サーマル シャットダウン (TSD)
      11. 6.3.11 フォルト インジケータ (nFAULT ピン)
      12. 6.3.12 勾配補償 (CSP1、CSP2、CSN1、CSN2)
      13. 6.3.13 電流センス設定とスイッチ ピーク電流制限 (CSP1、CSP2、CSN1、CSN2)
      14. 6.3.14 入力電流制限および監視 (ILIM、IMON、DLY)
      15. 6.3.15 最大デューティ サイクルと最小の制御可能なオン時間の制限
      16. 6.3.16 信号のグリッチ除去の概要
      17. 6.3.17 MOSFET ドライバ、内蔵ブート ダイオード、ヒカップ モードの故障保護 (LOx、HOx、HBx ピン)
      18. 6.3.18 I2C 機能
        1. 6.3.18.1 レジスタ VOUT (0x0)
        2. 6.3.18.2 レジスタ構成 1 (0x1)
        3. 6.3.18.3 レジスタ構成 2 (0x2)
        4. 6.3.18.4 レジスタ構成 3 (0x3)
        5. 6.3.18.5 レジスタの動作状態 (0x4)
        6. 6.3.18.6 レジスタ ステータス バイト (0x5)
        7. 6.3.18.7 レジスタ クリア フォルト (0x6)
    4. 6.4 デバイスの機能モード
      1. 6.4.1 シャットダウン状態
    5. 6.5 プログラミング
      1. 6.5.1 I2C バス動作
  8. 7 LM51251A-Q1 のレジスタ
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 帰還補償
      2. 8.1.2 非同期アプリケーション
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1  合計フェーズ番号の決定
        2. 8.2.2.2  デューティ サイクルの決定
        3. 8.2.2.3  タイミング抵抗 RT
        4. 8.2.2.4  インダクタの選択 LM
        5. 8.2.2.5  電流センス抵抗 Rcs
        6. 8.2.2.6  電流センス フィルタRCSFP、RCSFN、CCS
        7. 8.2.2.7  ローサイド パワー スイッチ QL
        8. 8.2.2.8  ハイサイド パワー スイッチ QL
        9. 8.2.2.9  スナバ部品
        10. 8.2.2.10 Vout プログラミング
        11. 8.2.2.11 入力電流制限 (ILIM/IMON)
        12. 8.2.2.12 UVLO ディバイダ
        13. 8.2.2.13 ソフト スタート
        14. 8.2.2.14 CFG の設定
        15. 8.2.2.15 出力コンデンサ COUT
        16. 8.2.2.16 入力コンデンサ Cin
        17. 8.2.2.17 ブートストラップ コンデンサ
        18. 8.2.2.18 VCC コンデンサ CVCC
        19. 8.2.2.19 バイアス コンデンサ
        20. 8.2.2.20 VOUT コンデンサ
        21. 8.2.2.21 ループ補償
      3. 8.2.3 アプリケーション曲線
        1. 8.2.3.1 効率
        2. 8.2.3.2 定常状態波形
        3. 8.2.3.3 ステップ負荷応答
        4. 8.2.3.4 同期動作
        5. 8.2.3.5 AC ループ応答曲線
        6. 8.2.3.6 熱性能
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

4 ピン構成および機能

図 4-1 LM51251A-Q1 RHB パッケージ、32 ピン VQFN (上面図)
表 4-1 ピンの機能
ピン タイプ(1) 説明
名称 番号
AGND 4 G アナログ グランド ピン。広く短いパスを通して、アナログ グランド プレーンに接続します。
ATRK/DTRK 32 I 出力レギュレーション ターゲットのプログラミング ピン。出力電圧のレギュレーション ターゲットは、ピンを抵抗経由で AGND に接続するか、ピンの推奨動作範囲内の電圧 (0.2V ～ 2.0V) で直接ピン電圧を制御することでプログラムします。起動時に 8% ～ 80% のデューティ サイクルの範囲のデジタル PWM 信号が自動的に検出され、デジタル出力電圧レギュレーションが有効になります。デジタル出力電圧レギュレーションにより、推奨動作範囲内で VOUT をプログラムします。
BIAS 18 P VCC レギュレータの電源電圧入力。1µF のローカル BIAS コンデンサを、ピンとグランドとの間に接続します。
CFG 27 I/O

デバイス構成ピン。I2C アドレスを設定し、20μA の ATRK 電流を有効にします。
SCL 26 I/O

I2C クロック入力ピン。
SDA 25 I/O

I2C データ ピン。
COMP 3 O 内部の相互コンダクタンス エラー アンプの出力。ピンと AGND との間にループ補償部品を接続します。
CSN1 5 I 位相 1 の電流検出アンプ入力。このピンは負の入力ピンとして動作します。
CSN2 21 I 位相 2 の電流検出アンプ入力。このピンは負の入力ピンとして動作します。
CSP1 6 I 位相 1 の電流検出アンプ入力。このピンは正の入力ピンとして動作します。内部 VI 低電圧誤動作防止回路の電源。
CSP2 20 I 位相 2 の電流検出アンプ入力。このピンは正の入力ピンとして動作します。
DLY 1 O 平均入力電流制限遅延設定ピン。DLY と AGND の間にコンデンサを接続することで、VIMON が 1V に達したときから平均入力電流制限が有効になるまでの遅延が設定されます。
EN2 30 I 位相 2 のイネーブル ピン。
EP - G パッケージの露出パッド。露出パッドは、熱抵抗を減らすために、AGND に接続し、大きなグランド プレーンに半田付けます。
HB1 9 P 位相 1 のブートストラップ ゲート駆動のハイサイド ドライバ電源。ブート ダイオードは内部で VCC からこのピンに接続されます。このピンと SW1 との間に、0.1µF のコンデンサを接続します。
HB2 16 P 位相 2 のブートストラップ ゲート駆動のハイサイド ドライバ電源。ブート ダイオードは内部で VCC からこのピンに接続されます。このピンと SW2 との間に、0.1µF のコンデンサを接続します。
HO1 8 O 位相 1 のハイサイド ゲート ドライバ出力。短い低インダクタンスのパスを経由して、ハイサイド N チャネル MOSFET のゲートに接続します。
HO2 17 O 位相 2 のハイサイド ゲート ドライバ出力。短い低インダクタンスのパスを経由して、ハイサイド N チャネル MOSFET のゲートに接続します。
ILIM/IMON 31 O 入力電流モニタおよび平均入力電流制限設定ピン。位相 1 と位相 2 の差動電流検出電圧に比例する電流を供給します。このピンと AGND との間に抵抗を接続します。
LO1 11 O 位相 1 のローサイド ゲート ドライバ出力。短い低インダクタンスのパスを経由して、ローサイド N チャネル MOSFET のゲートに接続します。
LO2 14 O 位相 2 のローサイド ゲート ドライバ出力。短い低インダクタンスのパスを経由して、ローサイド N チャネル MOSFET のゲートに接続します。
モード 29 I DEM または FPWM を選択する動作モード選択ピン。
SYNCOUT 23 O クロック出力ピン。SYNCOUT は、I2C で設定された位相シフト クロック出力を供給します。未使用時は SYNCOUT ピンをグランドに接続します。
PGND 13 G ローサイド ゲート ドライバおよび VCC バイアス電源のパワー グランド接続ピン。
nFAULT 28 O

オープン ドレイン出力段を備えた nFAULT インジケータ。故障状態が発生したとき、nFAULT は Low になります (フォルト インジケータ (nFAULT ピン)を参照)。このピンを使用しないときは、AGND に接続するか、ピンを浮いた状態のままにしておきます。
RT 22 I/O スイッチング周波数の設定ピン。スイッチング周波数は、ピンと AGND との間の抵抗によりプログラムされます。スイッチング周波数は動作中に動的にプログラムできます。
SS 2 O ソフトスタート時間のプログラミング ピン。外付けコンデンサと内部の電流ソースにより、ソフトスタート中の内部エラー アンプのリファレンス電圧のランプ レートが設定されます。デバイスは、ソフト スタート時間中にダイオード エミュレーションを強制的に実行します。
SW1 10 I 位相 1 のスイッチング ノード接続。位相 1 のハイサイド N チャネル MOSFET のソースに直接接続します。
SW2 15 I 位相 2 のスイッチング ノード接続。位相 2 のハイサイド N チャネル MOSFET のソースに直接接続します。
SYNCIN 24 I 外部クロック同期ピン。フリーランニング内部発振器をオーバーライドする外部クロックの入力。未使用時は SYNCIN ピンをグランドに接続します。
UVLO/EN 19 I 低電圧誤動作防止のプログラム用ピン。このピンを抵抗デバイダを介して電源電圧に接続することで、コンバータのスタートアップおよびシャットダウン レベルをプログラムします。VUVLO-RISING より高くなると、位相 1 が有効になります。
VCC 12 P 内部 VCC レギュレータの出力と内部 MOSFET ドライバの電源電圧入力。このピンと PGND との間に、10µF のコンデンサを接続します。
VOUT 7 P 出力電圧検出ピン。内部の帰還抵抗分圧器をピンと AGND との間に接続します。0.1µF のローカル VOUT コンデンサを、ピンとグランドとの間に接続します。
(1) I = 入力、O = 出力、I/O = 入力または出力、G = グランド、P = 電源。