JAJSXK5 データシート

JAJSXK5 November 2025 LM51251A-Q1

PRODUCTION DATA

6.5.1 I²C バス動作

CFG ピンは、デバイスアドレス (8 つのアドレス) を設定します。

I²C バスは、コントローラと一連のレシーバデバイスの間の通信リンクです。このリンクは、シリアルクロック信号 (SCL) とシリアルデータ信号 (SDA) で構成される 2 線式バスを使用して確立されます。コントローラとレシーバ端子との間のデータ通信で、シリアルデータラインが双方向である場合、どの場合でも、シリアルクロックにはコントローラから電源が供給されます。各デバイスは、シリアルデータライン (SDA) 上でデータを送信するためのオープンドレイン出力を備えています。データ送信中にドレイン出力を high にするには、シリアルデータラインに外付けプルアップ抵抗を配置する必要があります。このデバイスは、レシーバ I²C インターフェイスをホストします。標準モード、ファーストモード、ファーストモードプラス動作をサポートし、それぞれ最大 100kbit/s、400kbit/s、1000kbit/s のデータレートで、I ²C 標準 3.0 互換性のある自動インクリメントアドレッシング機能を備えています。データ送信は、以下の図に示すように、コントローラのスタートビットを使用して開始されます。START 条件は、SCL 信号の high 部分で SDA ラインが high から low に遷移するとき認識されます。スタートビットを受信すると、デバイスは SDA 入力でシリアルデータを受信し、有効なアドレスおよび制御情報をチェックします。デバイスにレシーバアドレスビットが設定されている場合、デバイスはアクノリッジパルスを発行し、レジスタアドレスとデータの受信を準備します。データ送信は、停止条件の受信またはデバイスに送信されるデータワードの受信によって完了します。停止条件は、SCL 信号の high の間に SDA 入力が low から high に遷移することと認識されます。SDA ラインのそれ以外のすべての遷移は、SCL 信号の low 部分の間に発生する必要があります。有効なアドレス、サブアドレス、データワードを受信した後、アクノリッジが発行されます。I²C インターフェイスは、レジスタアドレスを自動シーケンス処理するため、特定の I²C 転送について複数のデータワードを送信できます。

図 6-30 I²C スタート/ストップ/アクノリッジのプロトコル

図 6-31 I²C データ送信タイミング

LM51251A-Q1 最大の立ち上がり/立ち下がり時間の I2C データ送信タイミング

図 6-32 最大の立ち上がり/立ち下がり時間の I²C データ送信タイミング

クロックストレッチ

クロックストレッチはサポートされていません。デバイスがビジーのときにアドレス指定され、受信したデータを処理できない場合、デバイスはそのトランザクションをアクノリッジしません。デバイスが完全に起動していない状態でコントローラが I²C トランザクションを開始した場合、デバイスはアクノレッジを返すことができません。

データ転送フォーマット

このデバイスは、4 種類の読み取り/書き込み動作をサポートしています。

定義されたレジスタアドレスからの単一読み取り。
定義されたレジスタアドレスからの単一書き込み。
定義されたレジスタアドレスから開始されるシーケンシャル読み出し
定義されたレジスタアドレスから開始されるシーケンシャル書き込み

定義されたレジスタアドレスからの単一読み取り

図 6-33に、定義されたレジスタアドレスから単一読み取りのフォーマットを示します。まず、コントローラは始動条件を発行してから、7 ビットの I²C アドレスを送信します。次に、コントローラは 0 を書き込んで、書き込み操作を実行していることを示します。コントローラは、レシーバからアクノリッジを受信すると、バス全体に 8 ビットのレジスタアドレスを送信します。2 回目のアクノリッジ後、デバイスは内部 I²C レジスタ番号を定義された値に設定します。次に、コントローラが繰り返し始動条件を発行し、7 ビットの I²C アドレスに続いて 1 を発行し、読み取り動作を実行していることを示します。3 回目のアクノリッジを受信すると、コントローラはバスをデバイスに解放します。その後、デバイスはバス上のレジスタから 8 ビットのデータ値を返します。コントローラはアクノリッジ (NACK) を返さず、停止条件を発行します。これにより、レジスタ読み出しは終了です。

図 6-33 定義されたレジスタアドレスからの単一読み取り

定義されたレジスタアドレスから開始されるシーケンシャル READ

図 6-34 に示されているように、シーケンシャル読み取り動作は、単一読み取りプロトコルを拡張したものです。コントローラはデータバイトを受信したことをアクノリッジし、デバイスはレジスタアドレスを自動的にインクリメントして、次のレジスタからデータを返します。データ転送は、最後のデータバイトをアクノリッジせず、停止条件を送信することによって停止します。

図 6-34 定義されたレジスタアドレスから開始されるシーケンシャル READ

定義されたレジスタアドレスへの単一書き込み

図 6-35に、定義されたレジスタアドレスへの単一書き込みの形式を示します。まず、コントローラは始動条件を発行してから、7 ビットの I²C アドレスを送信します。次に、コントローラは書き込み操作を実行することを示すために 0 を書き込みます。コントローラは、レシーバからアクノリッジを受信すると、バス全体に 8 ビットのレジスタアドレスを送信します。2 回目のアクノリッジ後、デバイスは I²C レジスタアドレスを定義された値に設定し、コントローラが 8 ビットのデータ値を書き込みます。3 回目のアクノリッジを受信すると、デバイスは I²C レジスタアドレスを 1 ずつ自動インクリメントし、コントローラは停止条件を発行します。これにより、レジスタ書き込みは終了です。

図 6-35 定義されたレジスタアドレスへの単一書き込み

定義されたレジスタアドレスから開始されるシーケンシャル WRITE

シーケンシャル書き込み動作は、図 6-36 に示すように、単一書き込みプロトコルを拡張したものです。デバイスが ACK を発行した後にコントローラが停止条件を送信しない場合、デバイスはレジスタアドレスを 1 つずつ自動的にインクリメントし、コントローラは次のレジスタに書き込みます。

図 6-36 定義されたレジスタアドレスから開始されるシーケンシャル WRITE

6.5.1 I2C バス動作

クロック ストレッチ

データ転送フォーマット

定義されたレジスタ アドレスからの単一読み取り

定義されたレジスタ アドレスから開始されるシーケンシャル READ