JAJSXK5 November   2025 LM51251A-Q1

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 説明
  5. ピン構成および機能
  6. 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 代表的特性
  7. 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1  デバイス構成 (CFG ピン)
      2. 6.3.2  デバイスおよび位相のイネーブル / ディスエーブル (UVLO/EN、EN2)
      3. 6.3.3  デュアル デバイス動作
      4. 6.3.4  スイッチング周波数および同期 (SYNCIN)
      5. 6.3.5  デュアル ランダム スペクトラム拡散機能 (DRSS)
      6. 6.3.6  動作モード (バイパス、DEM、FPWM)
      7. 6.3.7  VCC レギュレータ、BIAS (BIAS ピン、VCC ピン)
      8. 6.3.8  ソフトスタート (SS ピン)
      9. 6.3.9  VOUT のプログラミング (VOUT、ATRK、DTRK)
      10. 6.3.10 保護
        1. 6.3.10.1 VOUT 過電圧保護 (OVP)
        2. 6.3.10.2 サーマル シャットダウン (TSD)
      11. 6.3.11 フォルト インジケータ (nFAULT ピン)
      12. 6.3.12 勾配補償 (CSP1、CSP2、CSN1、CSN2)
      13. 6.3.13 電流センス設定とスイッチ ピーク電流制限 (CSP1、CSP2、CSN1、CSN2)
      14. 6.3.14 入力電流制限および監視 (ILIM、IMON、DLY)
      15. 6.3.15 最大デューティ サイクルと最小の制御可能なオン時間の制限
      16. 6.3.16 信号のグリッチ除去の概要
      17. 6.3.17 MOSFET ドライバ、内蔵ブート ダイオード、ヒカップ モードの故障保護 (LOx、HOx、HBx ピン)
      18. 6.3.18 I2C 機能
        1. 6.3.18.1 レジスタ VOUT (0x0)
        2. 6.3.18.2 レジスタ構成 1 (0x1)
        3. 6.3.18.3 レジスタ構成 2 (0x2)
        4. 6.3.18.4 レジスタ構成 3 (0x3)
        5. 6.3.18.5 レジスタの動作状態 (0x4)
        6. 6.3.18.6 レジスタ ステータス バイト (0x5)
        7. 6.3.18.7 レジスタ クリア フォルト (0x6)
    4. 6.4 デバイスの機能モード
      1. 6.4.1 シャットダウン状態
    5. 6.5 プログラミング
      1. 6.5.1 I2C バス動作
  8. LM51251A-Q1 のレジスタ
  9. アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 帰還補償
      2. 8.1.2 非同期アプリケーション
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1  合計フェーズ番号の決定
        2. 8.2.2.2  デューティ サイクルの決定
        3. 8.2.2.3  タイミング抵抗 RT
        4. 8.2.2.4  インダクタの選択 LM
        5. 8.2.2.5  電流センス抵抗 Rcs
        6. 8.2.2.6  電流センス フィルタRCSFP、RCSFN、CCS
        7. 8.2.2.7  ローサイド パワー スイッチ QL
        8. 8.2.2.8  ハイサイド パワー スイッチ QL
        9. 8.2.2.9  スナバ部品
        10. 8.2.2.10 Vout プログラミング
        11. 8.2.2.11 入力電流制限 (ILIM/IMON)
        12. 8.2.2.12 UVLO ディバイダ
        13. 8.2.2.13 ソフト スタート
        14. 8.2.2.14 CFG の設定
        15. 8.2.2.15 出力コンデンサ COUT
        16. 8.2.2.16 入力コンデンサ Cin
        17. 8.2.2.17 ブートストラップ コンデンサ
        18. 8.2.2.18 VCC コンデンサ CVCC
        19. 8.2.2.19 バイアス コンデンサ
        20. 8.2.2.20 VOUT コンデンサ
        21. 8.2.2.21 ループ補償
      3. 8.2.3 アプリケーション曲線
        1. 8.2.3.1 効率
        2. 8.2.3.2 定常状態波形
        3. 8.2.3.3 ステップ負荷応答
        4. 8.2.3.4 同期動作
        5. 8.2.3.5 AC ループ応答曲線
        6. 8.2.3.6 熱性能
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

帰還補償

昇圧レギュレータのオープン ループ応答は、変調器の伝達関数と帰還伝達関数との積で定義されます。dBスケールでプロットした場合、開ループ ゲインは、変調器のゲインと帰還ゲインとの和として示されます。電流モード昇圧レギュレータの変調器伝達関数には、組み込み電流ループ付きの電力段伝達関数が組み込まれています。伝達関数は、単一のポール、単一のゼロ、単一の右半面ゼロ (RHPZ) 系として単純化されています。

変調器の伝達関数は、次のように定義されます。

式 25. v ^ o u t v ^ c o m p = A M × 1 + s ω Z _ E S R 1 - s ω R H P Z 1 + s ω P _ L F × F A C B ( s )

ここで、

  • 変調器の DC ゲイン、 A M = R o u t × D ' 2 × A c s × R c s _ e q
  • 負荷ポール、 ω P _ L F = 2 R o u t × C o u t
  • ESR ゼロ、 ω Z _ E S R = 1 R E S R × C o u t
  • RHPZ、 ω R H P Z = R o u t × D ' 2 L m _ e q
  • 等価負荷抵抗の、 R o u t = V o u t 2 P o u t _ t o t a l
  • 等価インダクタンス、 L m _ e q = L m N p
  • 等価電流センス抵抗、 R c s _ e q = R c s N p
  • Np は位相の数です。
  • アクティブ電流バランシング回路の伝達関数、 F A C B s = 1 2 × s × 4 × 10 - 6 + 1 s × 2 × 10 - 6 + 1 .LM51251A-Q1 にはアクティブ電流バランシング回路が採用されており、2 つのインダクタの違いに起因する平均電流誤差を低減しています。

Cout (RESR) の等価直列抵抗 (ESR) が十分に小さく、RHPZ 周波数がターゲット クロスオーバー周波数から離れている場合、変調器の伝達関数は単一ポールの系としてさらに簡素化され、電圧ループが 2 つの閉ループ補償部品 RCOMP および CCOMP だけで閉じられ、クロスオーバー周波数ではシングル ポール応答が残ります。クロスオーバー周波数におけるシングル ポール応答により、90°の位相マージンを持つ、非常に安定したループが得られます。

図 8-1 に示すように、出力電圧エラー アンプとしてgm アンプが使用されます。帰還伝達関数には、帰還分圧抵抗のゲインと、エラー アンプのループ補償が含まれます。RCOMP、CCOMP、および CHF は、エラー アンプのゲインと位相の特性を設定し、原点のポール、低周波ゼロ点、高周波ポールを形成します。

LM51251A-Q1 タイプ II gm アンプ補償図 8-1 タイプ II gm アンプ補償

帰還伝達関数は、次のように定義されます。

式 26. - v ^ c o m p v ^ o u t = A V M × ω Z _ E A s × 1 + s ω Z _ E A 1 + s ω P _ E A

ここで、

  • 中帯域の電圧ゲイン、 A V M = K F B × g m × R C O M P
  • gm = 1mA/V。
  • 帰還分圧抵抗のゲイン K F B = R F B B R F B T + R F B B . K F B = 1 30 内部フィードバック抵抗デバイダを使用しています。
  • 低周波ゼロ点、 ω Z _ E A = 1 R C O M P × C C O M P
  • 高周波ポール、 ω P _ E A 1 R C O M P × C H F

原点のポールは、出力の定常状態誤差を最小化します。低周波ゼロ点は、変調器の負荷ポールを打ち消すように配置します。高周波数の極は、出力コンデンサのESRにより生じるゼロを打ち消すため、またはエラー アンプのノイズ感受性を減らすために使用します。クロスオーバー周波数より 1 桁低い、低周波ゼロ点を配置することで、クロスオーバー周波数において最大限の位相ブーストを実現します。CHF の追加により、帰還伝達関数にポールが追加されるため、高周波ポールは、クロスオーバー周波数を超える位置に配置してください。

クロスオーバー周波数 (開ループ帯域幅) は通常、RHPZ 周波数の 1/5 に制限されます。

クロスオーバー周波数を高くするには、RCOMP を増やし、それに比例して CCOMP を減らします。その逆に、RCOMP を減らし、それに比例して CCOMP を増やすと帯域幅は狭くなり、帰還伝達関数のゼロ周波数は変わらずに維持されます。