KOKA004B january   2018  – july 2021 LF347 , LF353 , LM348 , MC1458 , TL022 , TL061 , TL062 , TL071 , TL072 , UA741

 

  1.   연산 증폭기 사양에 대한 이해
  2. 1머리말
    1. 1.1 증폭기의 기본 원리
    2. 1.2 이상적인 연산 증폭기 모델
  3. 2비반전 증폭기
    1. 2.1 폐쇄 루프 개념과 간소화
  4. 3반전 증폭기
    1. 3.1 폐쇄 루프 개념과 간소화
  5. 4연산 증폭기 회로 개략도
    1. 4.1 입력 스테이지
    2. 4.2 이차 스테이지
    3. 4.3 출력 스테이지
  6. 5연산 증폭기 사양
    1. 5.1  절대 최대 정격과 권장 동작 조건
    2. 5.2  입력 오프셋 전압
    3. 5.3  입력 전류
    4. 5.4  입력 공통 모드 전압 범위
    5. 5.5  차동 입력 전압 범위
    6. 5.6  최대 출력 전압 스윙
    7. 5.7  대신호 차동 전압 증폭
    8. 5.8  입력 기생 성분
      1. 5.8.1 입력 커패시턴스
      2. 5.8.2 입력 저항
    9. 5.9  출력 임피던스
    10. 5.10 공통 모드 제거비
    11. 5.11 전원 전압 제거비
    12. 5.12 전원 전류
    13. 5.13 단위 이득일 때 slew rate
    14. 5.14 등가 입력 잡음
    15. 5.15 총 고조파 왜곡 + 잡음
    16. 5.16 단위 이득 대역폭과 위상 마진
    17. 5.17 안정화 시간
  7. 6참고 문헌
  8. 7연산 증폭기 용어
  9. 8개정 내역

5.11 전원 전압 제거비

전원 전압 제거비 kSVR(PSRR이라고도 함)은 전원 전압 변화에 대해서 출력 전압 변화의 비입니다.

전원 전압은 입력 차동 쌍의 바이어스 점에 영향을 미칩니다. 입력 회로로 근본적인 불일치로 인해서 바이어스 점이 변화되면 오프셋 전압이 변화되고, 이것은 다시 출력 전압을 변화시킵니다. 실제 메커니즘은 ΔVOS/ΔVCC±입니다.

Texas Instruments의 데이터 시트에서는 듀얼 전원 연산 증폭기의 경우에 kSVR = ΔVCC±/ΔVOS입니다(dB 단위로 양의 수). ΔVCC± 항은 플러스 및 마이너스 전원이 대칭적으로 변화된다는 것을 뜻합니다. 단일 전원 연산 증폭기의 경우에는 kSVR = ΔVDD/ΔVOS입니다(dB 단위로 양의 수).

또 하나 짚고 넘어갈 점은, kSVR을 일으키는 메커니즘이 CMRR과 같다는 것입니다. 그러므로 데이터 시트에 표기되는 kSVR은 CMRR과 마찬가지로 DC 파라미터입니다. kSVR을 주파수 대비 그래프로 표시하면 주파수가 증가함에 따라서 감소하는 것을 볼 수 있습니다.

스위칭 전원장치는 잡음이 20kHz부터 200kHz 혹은 그 이상까지 이를 수 있습니다. 이러한 높은 주파수로는 KSVR이 거의 0이므로, 전원장치 잡음이 연산 증폭기 출력으로 잡음을 발생시킵니다.