KOKA004B january   2018  – july 2021 LF347 , LF353 , LM348 , MC1458 , TL022 , TL061 , TL062 , TL071 , TL072 , UA741

 

  1.   연산 증폭기 사양에 대한 이해
  2. 1머리말
    1. 1.1 증폭기의 기본 원리
    2. 1.2 이상적인 연산 증폭기 모델
  3. 2비반전 증폭기
    1. 2.1 폐쇄 루프 개념과 간소화
  4. 3반전 증폭기
    1. 3.1 폐쇄 루프 개념과 간소화
  5. 4연산 증폭기 회로 개략도
    1. 4.1 입력 스테이지
    2. 4.2 이차 스테이지
    3. 4.3 출력 스테이지
  6. 5연산 증폭기 사양
    1. 5.1  절대 최대 정격과 권장 동작 조건
    2. 5.2  입력 오프셋 전압
    3. 5.3  입력 전류
    4. 5.4  입력 공통 모드 전압 범위
    5. 5.5  차동 입력 전압 범위
    6. 5.6  최대 출력 전압 스윙
    7. 5.7  대신호 차동 전압 증폭
    8. 5.8  입력 기생 성분
      1. 5.8.1 입력 커패시턴스
      2. 5.8.2 입력 저항
    9. 5.9  출력 임피던스
    10. 5.10 공통 모드 제거비
    11. 5.11 전원 전압 제거비
    12. 5.12 전원 전류
    13. 5.13 단위 이득일 때 slew rate
    14. 5.14 등가 입력 잡음
    15. 5.15 총 고조파 왜곡 + 잡음
    16. 5.16 단위 이득 대역폭과 위상 마진
    17. 5.17 안정화 시간
  7. 6참고 문헌
  8. 7연산 증폭기 용어
  9. 8개정 내역

5.3 입력 전류

다시 그림 4-1으로 돌아가서 보면, 각기 입력으로 어느 정도 바이어스 전류가 필요하다는 것을 알 수 있습니다 입력 바이어스 전류 IIB는 다음과 같이 두 입력의 평균으로 계산할 수 있습니다.

방정식 31. IIB = (IN + IP)/2

입력 오프셋 전류 IIO는 반전 입력과 비반전 입력에서 바이어스 전류의 차이입니다.

방정식 32. IIO = IN - IP

바이어스 전류는 입력 소스 임피던스가 높을 때 문제가 될 수 있습니다. 대개 오프셋 전류는 바이어스 전류의 십여분의 일이므로, 입력들의 입력 임피던스를 매칭함으로써 출력 전압으로 입력 바이어스 전류의 영향을 제거할 수 있습니다.