KOKA004B january   2018  – july 2021 LF347 , LF353 , LM348 , MC1458 , TL022 , TL061 , TL062 , TL071 , TL072 , UA741

 

  1.   연산 증폭기 사양에 대한 이해
  2. 1머리말
    1. 1.1 증폭기의 기본 원리
    2. 1.2 이상적인 연산 증폭기 모델
  3. 2비반전 증폭기
    1. 2.1 폐쇄 루프 개념과 간소화
  4. 3반전 증폭기
    1. 3.1 폐쇄 루프 개념과 간소화
  5. 4연산 증폭기 회로 개략도
    1. 4.1 입력 스테이지
    2. 4.2 이차 스테이지
    3. 4.3 출력 스테이지
  6. 5연산 증폭기 사양
    1. 5.1  절대 최대 정격과 권장 동작 조건
    2. 5.2  입력 오프셋 전압
    3. 5.3  입력 전류
    4. 5.4  입력 공통 모드 전압 범위
    5. 5.5  차동 입력 전압 범위
    6. 5.6  최대 출력 전압 스윙
    7. 5.7  대신호 차동 전압 증폭
    8. 5.8  입력 기생 성분
      1. 5.8.1 입력 커패시턴스
      2. 5.8.2 입력 저항
    9. 5.9  출력 임피던스
    10. 5.10 공통 모드 제거비
    11. 5.11 전원 전압 제거비
    12. 5.12 전원 전류
    13. 5.13 단위 이득일 때 slew rate
    14. 5.14 등가 입력 잡음
    15. 5.15 총 고조파 왜곡 + 잡음
    16. 5.16 단위 이득 대역폭과 위상 마진
    17. 5.17 안정화 시간
  7. 6참고 문헌
  8. 7연산 증폭기 용어
  9. 8개정 내역

폐쇄 루프 개념과 간소화

방정식 24방정식 1의 a = ∞를 대입하면 다음과 같습니다.

방정식 27. GUID-D62868A6-BBCB-4E58-AA37-DCB45A1ABC31-low.gif

방정식 6에서 Vn과 Vp 사이의 전압 차이 Vd가 0인 것으로 가정했던 것을 상기하면, Vn = Vp입니다. 그렇지만 단락된 것은 아닙니다. 이것을 Vn과 Vp 사이에 가상 단락이라고 합니다. 가상 단락 개념을 사용해서 그림 3-1의 반전 연산 증폭기 회로 분석을 더더욱 단순화할 수 있습니다.

가상 단락 개념을 사용하면 다음과 같다고 할 수 있습니다.

방정식 28. Vn = Vp = 0

이 구성으로는 반전 입력이 가상 접지입니다.

반전 입력에서 노드 공식은 다음과 같습니다.

방정식 29. GUID-A68BA8D4-017E-43E1-863F-AAE7D68ACA53-low.gif

Vn = 0이므로 공식을 재배열해서 다음과 같이 A를 구할 수 있습니다.

방정식 30. GUID-8FB54939-74DF-4CF3-A342-E414F01D83A9-low.gif

동일한 결과를 방정식 24에서보다 더 손쉽게 도출할 수 있습니다. 가상 단락(또는 가상 접지) 개념을 사용해서 그림 3-1에서 보는 반전 증폭기 계산을 단일 노드 공식을 푸는 것으로 단순화할 수 있습니다.