KOKA004B january   2018  – july 2021 LF347 , LF353 , LM348 , MC1458 , TL022 , TL061 , TL062 , TL071 , TL072 , UA741

 

  1.   연산 증폭기 사양에 대한 이해
  2. 1머리말
    1. 1.1 증폭기의 기본 원리
    2. 1.2 이상적인 연산 증폭기 모델
  3. 2비반전 증폭기
    1. 2.1 폐쇄 루프 개념과 간소화
  4. 3반전 증폭기
    1. 3.1 폐쇄 루프 개념과 간소화
  5. 4연산 증폭기 회로 개략도
    1. 4.1 입력 스테이지
    2. 4.2 이차 스테이지
    3. 4.3 출력 스테이지
  6. 5연산 증폭기 사양
    1. 5.1  절대 최대 정격과 권장 동작 조건
    2. 5.2  입력 오프셋 전압
    3. 5.3  입력 전류
    4. 5.4  입력 공통 모드 전압 범위
    5. 5.5  차동 입력 전압 범위
    6. 5.6  최대 출력 전압 스윙
    7. 5.7  대신호 차동 전압 증폭
    8. 5.8  입력 기생 성분
      1. 5.8.1 입력 커패시턴스
      2. 5.8.2 입력 저항
    9. 5.9  출력 임피던스
    10. 5.10 공통 모드 제거비
    11. 5.11 전원 전압 제거비
    12. 5.12 전원 전류
    13. 5.13 단위 이득일 때 slew rate
    14. 5.14 등가 입력 잡음
    15. 5.15 총 고조파 왜곡 + 잡음
    16. 5.16 단위 이득 대역폭과 위상 마진
    17. 5.17 안정화 시간
  7. 6참고 문헌
  8. 7연산 증폭기 용어
  9. 8개정 내역

반전 증폭기

그림 3-1는 또 다른 기본적인 연산 증폭기 회로로서 반전 증폭기를 보여줍니다. 여기서도 이상적인 연산 증폭기를 나타내기 위해 삼각형 게인 블록 기호가 사용되고 있습니다. 입력 단자, + (Vp)는 비반전 입력이라고 하며, – (Vn)은 반전 입력을 나타냅니다. 그림 2-1의 비반전 회로와 거의 비슷한데, 다만 신호를 R1을 거쳐서 반전 단자로 인가하고 비반전 단자를 접지로 연결하는 것이 다릅니다.

GUID-E1221B4F-7E20-4004-B4AD-A6EC146FB95A-low.gif그림 3-1 반전 증폭기

이 회로를 이해하기 위해서는 입력 전압 Vi와 출력 전압 Vo 사이의 관계식을 도출해야 합니다.

Vp를 접지로 연결하므로 다음과 같습니다.

방정식 21. Vp = 0

입력으로 전류가 없다는 점을 상기하면, 대입을 해서 Vn 전압을 구할 수 있습니다. 먼저 Vo = 0이라고 하면 다음과 같습니다.

방정식 22. GUID-680E86C4-D5D4-4D8C-8D3A-D448924537C9-low.gif

그 다음에는 Vi = 0이라고 하면 다음과 같습니다.

방정식 23. GUID-BCF4CC89-E9E1-4AA4-ADA3-36FB6795E16F-low.gif

합치면 다음과 같습니다.

방정식 24. GUID-3D7E5F7E-3E07-4A53-BBAA-F2C5BADF7F0F-low.gif

공식 방정식 14에서 Vo = aVd = a(Vp - Vn)을 대입해서 재정리를 하면 다음과 같은 공식을 얻을 수 있습니다.

방정식 25. GUID-B880F66E-331D-488C-A52E-0C1BA03DB495-low.gif

여기서

방정식 26. GUID-B0C4054F-C3C0-4783-A0EF-C83DA2D0624A-low.gif

이 역시 증폭기 회로입니다. b  1이므로, 폐쇄 루프 이득 A가 음이고 Vo의 극성은 Vi와 반대가 될 것입니다. 그러므로 반전 증폭기입니다.