KOKA004B january   2018  – july 2021 LF347 , LF353 , LM348 , MC1458 , TL022 , TL061 , TL062 , TL071 , TL072 , UA741

 

  1.   연산 증폭기 사양에 대한 이해
  2. 1머리말
    1. 1.1 증폭기의 기본 원리
    2. 1.2 이상적인 연산 증폭기 모델
  3. 2비반전 증폭기
    1. 2.1 폐쇄 루프 개념과 간소화
  4. 3반전 증폭기
    1. 3.1 폐쇄 루프 개념과 간소화
  5. 4연산 증폭기 회로 개략도
    1. 4.1 입력 스테이지
    2. 4.2 이차 스테이지
    3. 4.3 출력 스테이지
  6. 5연산 증폭기 사양
    1. 5.1  절대 최대 정격과 권장 동작 조건
    2. 5.2  입력 오프셋 전압
    3. 5.3  입력 전류
    4. 5.4  입력 공통 모드 전압 범위
    5. 5.5  차동 입력 전압 범위
    6. 5.6  최대 출력 전압 스윙
    7. 5.7  대신호 차동 전압 증폭
    8. 5.8  입력 기생 성분
      1. 5.8.1 입력 커패시턴스
      2. 5.8.2 입력 저항
    9. 5.9  출력 임피던스
    10. 5.10 공통 모드 제거비
    11. 5.11 전원 전압 제거비
    12. 5.12 전원 전류
    13. 5.13 단위 이득일 때 slew rate
    14. 5.14 등가 입력 잡음
    15. 5.15 총 고조파 왜곡 + 잡음
    16. 5.16 단위 이득 대역폭과 위상 마진
    17. 5.17 안정화 시간
  7. 6참고 문헌
  8. 7연산 증폭기 용어
  9. 8개정 내역

단위 이득일 때 slew rate

slew rate SR은 스텝 입력에 대해서 출력 전압이 변화하는 속도입니다. 단위는 V/us 또는 V/ms입니다. 그림 5-8는 slew rate을 보여줍니다.

다시 그림 4-1으로 돌아가서 보면, 커패시터 CC의 충전 및 방전에 따라서 이차 스테이지로 전압 변화가 제한됩니다. 차동 쌍의 어느 한 쪽으로 2IE를 전도하고 있을 때 최대 비율의 변화가 일어납니다. 이것이 slew rate을 제한하는 가장 주된 요인입니다. 기본적으로 SR = 2IE/Cc입니다. 하지만 다른 원리로 작동하는 연산 증폭기는 다를 수 있습니다.

전류가 입력 스테이지로 들어가도록 하거나 또는 나오도록 해서 이차 스테이지로 전압을 변화시키기 위해서는 입력으로 오차 전압이 필요합니다. 바이폴라 입력을 사용하는 연산 증폭기로 최대의 slew rate을 위해서는 120mV 대의 오차 전압이 필요합니다. JFET이나 MOSFET 입력의 경우에는 이 전압이 1V부터 3V까지로 높을 수 있습니다.

커패시터 CC를 추가해서 연산 증폭기를 단위 이득으로 안정적이도록 만들 수 있습니다. 어떤 연산 증폭기는 CC 값을 낮춘 저보상 버전이 제공됩니다. 이렇게 하면 구현 가능한 대역폭과 slew rate을 높이는 대신에, 엔지니어가 다른 방법으로 회로 안정성을 달성해야 합니다.

연산 증폭기는 전력 소모가 잡음 및 속도와 절충 관계입니다. slew rate을 높이고자 하면, 연산 증폭기 내의 바이어스 전류가 증가합니다.

GUID-FFB04AAC-3195-4EB1-9237-26B46ED80E62-low.gif그림 5-8 slew rate