KOKA004B january   2018  – july 2021 LF347 , LF353 , LM348 , MC1458 , TL022 , TL061 , TL062 , TL071 , TL072 , UA741

 

  1.   연산 증폭기 사양에 대한 이해
  2. 1머리말
    1. 1.1 증폭기의 기본 원리
    2. 1.2 이상적인 연산 증폭기 모델
  3. 2비반전 증폭기
    1. 2.1 폐쇄 루프 개념과 간소화
  4. 3반전 증폭기
    1. 3.1 폐쇄 루프 개념과 간소화
  5. 4연산 증폭기 회로 개략도
    1. 4.1 입력 스테이지
    2. 4.2 이차 스테이지
    3. 4.3 출력 스테이지
  6. 5연산 증폭기 사양
    1. 5.1  절대 최대 정격과 권장 동작 조건
    2. 5.2  입력 오프셋 전압
    3. 5.3  입력 전류
    4. 5.4  입력 공통 모드 전압 범위
    5. 5.5  차동 입력 전압 범위
    6. 5.6  최대 출력 전압 스윙
    7. 5.7  대신호 차동 전압 증폭
    8. 5.8  입력 기생 성분
      1. 5.8.1 입력 커패시턴스
      2. 5.8.2 입력 저항
    9. 5.9  출력 임피던스
    10. 5.10 공통 모드 제거비
    11. 5.11 전원 전압 제거비
    12. 5.12 전원 전류
    13. 5.13 단위 이득일 때 slew rate
    14. 5.14 등가 입력 잡음
    15. 5.15 총 고조파 왜곡 + 잡음
    16. 5.16 단위 이득 대역폭과 위상 마진
    17. 5.17 안정화 시간
  7. 6참고 문헌
  8. 7연산 증폭기 용어
  9. 8개정 내역

폐쇄 루프 개념과 간소화

방정식 1의 a = ∞ 를 공식 방정식 16에 대입하면 다음과 같습니다.

방정식 17. GUID-D309C1E3-6066-46F5-8EEF-D2DC0361D22B-low.gif

공식 방정식 6에서 Vn과 Vp 사이의 전압 차이 Vd가 0이라고 가정했던 것을 상기하면 Vn = Vp입니다. 그렇지만 단락된 것은 아닙니다. 이것을 Vn과 Vp 사이에 가상 단락이라고 합니다. 가상 단락 개념을 사용해서 그림 2-1의 비반전 연산 증폭기 회로 분석을 더더욱 단순화할 수 있습니다.

가상 단락 개념을 사용하면 다음과 같다고 할 수 있습니다.

방정식 18. Vn= Vp = Vi

그러면 Vn을 구하는 것이 방정식 12에서 저항 분할기 문제를 푸는 것과 같아지므로 방정식 18을 대입해서 다음을 얻을 수 있습니다.

방정식 19. GUID-B67BD57A-FE45-49F5-9028-0F1FD517E2E2-low.gif

이 공식을 재배열해서 A를 구하면 다음과 같습니다.

방정식 20. GUID-B553C145-7199-4795-BA24-6E8FF6123E6A-low.gif

방정식 17에서와 같은 결과가 도출됩니다. 가상 단락 개념을 사용해서 그림 2-1에서 보는 비반전 증폭기 계산을 저항 분할기 네트워크를 계산하는 것으로 단순화할 수 있습니다.