KOKA004B january   2018  – july 2021 LF347 , LF353 , LM348 , MC1458 , TL022 , TL061 , TL062 , TL071 , TL072 , UA741

 

  1.   연산 증폭기 사양에 대한 이해
  2. 1머리말
    1. 1.1 증폭기의 기본 원리
    2. 1.2 이상적인 연산 증폭기 모델
  3. 2비반전 증폭기
    1. 2.1 폐쇄 루프 개념과 간소화
  4. 3반전 증폭기
    1. 3.1 폐쇄 루프 개념과 간소화
  5. 4연산 증폭기 회로 개략도
    1. 4.1 입력 스테이지
    2. 4.2 이차 스테이지
    3. 4.3 출력 스테이지
  6. 5연산 증폭기 사양
    1. 5.1  절대 최대 정격과 권장 동작 조건
    2. 5.2  입력 오프셋 전압
    3. 5.3  입력 전류
    4. 5.4  입력 공통 모드 전압 범위
    5. 5.5  차동 입력 전압 범위
    6. 5.6  최대 출력 전압 스윙
    7. 5.7  대신호 차동 전압 증폭
    8. 5.8  입력 기생 성분
      1. 5.8.1 입력 커패시턴스
      2. 5.8.2 입력 저항
    9. 5.9  출력 임피던스
    10. 5.10 공통 모드 제거비
    11. 5.11 전원 전압 제거비
    12. 5.12 전원 전류
    13. 5.13 단위 이득일 때 slew rate
    14. 5.14 등가 입력 잡음
    15. 5.15 총 고조파 왜곡 + 잡음
    16. 5.16 단위 이득 대역폭과 위상 마진
    17. 5.17 안정화 시간
  7. 6참고 문헌
  8. 7연산 증폭기 용어
  9. 8개정 내역

5.17 안정화 시간

신호가 연산 증폭기의 내부 회로를 통해 전파되는 데 걸리는 시간은 한정되어 있습니다. 따라서 출력이 입력에서 단계 변화에 반응하는 데 일정 시간이 걸립니다. 또한 통상적으로 출력이 목표 값보다 높게 오버슈트를 일으키고, 감쇠 발진이 일어나고, 최종적으로 지정된 값으로 안정화합니다. 정착 시간(ts)은 출력 전압이 단계 입력에서 주어진 최종 값의 지정된 백분율 내로 안정화되는 데 필요한 시간입니다. 그림 5-13는 이것을 보여줍니다.

GUID-2BE5D37D-27E4-4F6E-B034-D58DC88E7A33-low.gif그림 5-13 안정화 시간

안정화 시간은 신호가 빠르게 변화하는 데이터 포착 회로로 설계 문제가 될 수 있습니다. 예를 들어서 연산 증폭기에 이어서 다중화기를 사용해서 입력을 아날로그-디지털 컨버터로 버퍼링하고자 하는 경우를 들 수 있습니다. 다중화기가 채널을 변경할 때 연산 증폭기 입력으로 스텝 변화가 일어날 수 있습니다. 그러면 아날로그-디지털 컨버터가 신호를 샘플링하기에 앞서 연산 증폭기 출력이 특정한 허용오차 이내로 안정화해야 합니다.