KOKA004B january   2018  – july 2021 LF347 , LF353 , LM348 , MC1458 , TL022 , TL061 , TL062 , TL071 , TL072 , UA741

 

  1.   연산 증폭기 사양에 대한 이해
  2. 1머리말
    1. 1.1 증폭기의 기본 원리
    2. 1.2 이상적인 연산 증폭기 모델
  3. 2비반전 증폭기
    1. 2.1 폐쇄 루프 개념과 간소화
  4. 3반전 증폭기
    1. 3.1 폐쇄 루프 개념과 간소화
  5. 4연산 증폭기 회로 개략도
    1. 4.1 입력 스테이지
    2. 4.2 이차 스테이지
    3. 4.3 출력 스테이지
  6. 5연산 증폭기 사양
    1. 5.1  절대 최대 정격과 권장 동작 조건
    2. 5.2  입력 오프셋 전압
    3. 5.3  입력 전류
    4. 5.4  입력 공통 모드 전압 범위
    5. 5.5  차동 입력 전압 범위
    6. 5.6  최대 출력 전압 스윙
    7. 5.7  대신호 차동 전압 증폭
    8. 5.8  입력 기생 성분
      1. 5.8.1 입력 커패시턴스
      2. 5.8.2 입력 저항
    9. 5.9  출력 임피던스
    10. 5.10 공통 모드 제거비
    11. 5.11 전원 전압 제거비
    12. 5.12 전원 전류
    13. 5.13 단위 이득일 때 slew rate
    14. 5.14 등가 입력 잡음
    15. 5.15 총 고조파 왜곡 + 잡음
    16. 5.16 단위 이득 대역폭과 위상 마진
    17. 5.17 안정화 시간
  7. 6참고 문헌
  8. 7연산 증폭기 용어
  9. 8개정 내역

5.15 총 고조파 왜곡 + 잡음

총 고조파 왜곡 + 잡음 THD + N은 입력의 주파수 성분에 대해서 출력 신호의 주파수 성분을 비교한 것입니다. 이상적으로는 입력 신호가 순수한 사인파이면 출력 신호도 순수한 사인파입니다. 하지만 연산 증폭기의 비선형성과 잡음 요인들로 인해서 출력은 결코 순수할 수 없습니다. THD + N은 기본 주파수에 대해서 그 외의 모든 주파수 성분의 비로서, 통상적으로 다음과 같이 백분율로 표기됩니다:

방정식 35. GUID-43E549FF-826C-4CA6-A350-B7BC72C0E3F5-low.gif

그림 5-10은 THD + N = 1%라고 했을 때의 그래프를 보여줍니다. 기본 주파수는 입력 신호와 같은 주파수이고 출력 신호의 99%를 차지합니다. 연산 증폭기의 비선형적 동작으로 인해서 출력으로 기본 주파수의 고조파가 발생됩니다. 출력 잡음의 주 원인은 연산 증폭기의 입력 참조 잡음입니다. 모든 고조파와 잡음을 합하면 출력 신호에서 약 1%를 차지합니다.

연산 증폭기로 왜곡을 일으키는 두 가지 주된 이유가 출력 전압 스윙과 slew rate의 한계 때문입니다. 연산 증폭기로 낮은 THD를 달성하기 위해서는 권장 동작 조건 이하로 동작해야 합니다.

GUID-B7B34166-F492-42FD-B6CC-9D14D7D2BCC6-low.gif그림 5-10 THD + N = 1%일 때 출력 스펙트럼