SN74LVC244A

ACTIVO

Búferes de 8 canales, 1.65 V a 3.6 V con salidas de 3 estados

Detalles del producto

Technology family LVC Number of channels 8 IOL (max) (mA) 24 Supply current (max) (µA) 40 IOH (max) (mA) -24 Input type Standard CMOS Output type 3-State Features Balanced outputs, Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
Technology family LVC Number of channels 8 IOL (max) (mA) 24 Supply current (max) (µA) 40 IOH (max) (mA) -24 Input type Standard CMOS Output type 3-State Features Balanced outputs, Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
TSSOP (PW) 20 41.6 mm² (6.5 mm × 6.4 mm) SOP (NS) 20 98.28 mm² (12.6 mm × 7.8 mm) VQFN (RKS) 20 11.25 mm² (4.5 mm × 2.5 mm) SOIC (DW) 20 131.84 mm² (12.8 mm × 10.3 mm) SSOP (DB) 20 56.16 mm² (7.2 mm × 7.8 mm) PDIP (N) 20 228.702 mm² (24.33 mm × 9.4 mm) TVSOP (DGV) 20 32 mm² (5 mm × 6.4 mm) VSSOP (DGS) 20 24.99 mm² (5.1 mm × 4.9 mm) X1QFN (RWP) 20 8.25 mm² (3.3 mm × 2.5 mm) VQFN (RGY) 20 15.75 mm² (4.5 mm × 3.5 mm)
  • Operates from 1.65V to 3.6V
  • Inputs accept voltages to 5.5V
  • Specified from –40°C to +85°C and –40°C to +125°C
  • Maximum tpd of 5.9ns at 3.3V
  • Typical VOLP (output ground bounce) < 0.8V at VCC = 3.3V, TA = 25°C
  • Typical VOHV (output VOH undershoot) > 2V at VCC = 3.3V, TA = 25°C
  • Supports mixed-mode signal operation on all ports (5V input or output voltage with 3.3V VCC)
  • Ioff supports live insertion, partial-power-down mode, and back-drive protection
  • Can be used as a down translator to translate inputs from a maximum of 5.5V down to the VCC level
  • Available in ultra small logic QFN package (0.5mm maximum height)
  • Latch-up performance exceeds 250mA per JESD 17
  • Operates from 1.65V to 3.6V
  • Inputs accept voltages to 5.5V
  • Specified from –40°C to +85°C and –40°C to +125°C
  • Maximum tpd of 5.9ns at 3.3V
  • Typical VOLP (output ground bounce) < 0.8V at VCC = 3.3V, TA = 25°C
  • Typical VOHV (output VOH undershoot) > 2V at VCC = 3.3V, TA = 25°C
  • Supports mixed-mode signal operation on all ports (5V input or output voltage with 3.3V VCC)
  • Ioff supports live insertion, partial-power-down mode, and back-drive protection
  • Can be used as a down translator to translate inputs from a maximum of 5.5V down to the VCC level
  • Available in ultra small logic QFN package (0.5mm maximum height)
  • Latch-up performance exceeds 250mA per JESD 17

These octal bus buffers are designed for 1.65V to 3.6V VCC operation. The SN74LVC244A devices are designed for asynchronous communication between data buses.

These octal bus buffers are designed for 1.65V to 3.6V VCC operation. The SN74LVC244A devices are designed for asynchronous communication between data buses.

Descargar Ver vídeo con transcripción Video

Productos similares que pueden interesarle

open-in-new Comparar alternativas
Pin por pin con la misma funcionalidad que el dispositivo comparado
SN74LV244B-EP ACTIVO Búferes de 2 V a 5.5 V de 8 canales de producto mejorado con salidas de 3 estados Voltage range 2V to 5.5V, average propagation delay 9ns, average drive strength 12mA

Documentación técnica

No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.
Ver todo 3
Documentación principal Tipo Título Opciones de formato Descargar la versión más reciente en inglés Fecha
* Hoja de datos SN74LVC244A Octal Buffer or Driver With 3-State Outputs datasheet (Rev. AG) PDF | HTML 25/06/2026
Nota sobre la aplicación Optimizing AC Drive Control Panel Systems With Logic and Translation Use Cases 20/01/2021
Artículo técnico The next-generation QFN: Do you have what it takes to use it? PDF | HTML 14/09/2016

Diseño y desarrollo

Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.

Placa de evaluación

14-24-LOGIC-EVM — Módulo de evaluación genérico de productos lógicos para encapsulados D, DB, DGV, DW, DYY, NS y PW de

El módulo de evaluación (EVM) 14-24-LOGIC-EVM está diseñado para admitir cualquier dispositivo lógico que se encuentre en un encapsulado D, DW, DB, NS, PW, DYY o DGV de 14 a 24 pines.

Guía del usuario: PDF | HTML
Productos y hardware compatibles
En inventario
Límite:
??asset.out-of-stock-ti_es_MX??
No disponible
Placa de evaluación

14-24-NL-LOGIC-EVM — Módulo de evaluación genérico de productos lógicos para encapsulados sin plomo de 14 a 24 pines

El 14-24-NL-LOGIC-EVM es un módulo de evaluación flexible (EVM) diseñado para admitir cualquier dispositivo lógico o de traducción que tenga un encapsulado BQA, BQB, RGY, RSV, RJW o RHL de 14 a 24 pines.

Guía del usuario: PDF | HTML
Productos y hardware compatibles
En inventario
Límite:
??asset.out-of-stock-ti_es_MX??
No disponible
Modelo de simulación

HSPICE Model for SN74LVC244A

SCAJ008.ZIP (114 KB) - Modelo HSpice
Productos y hardware compatibles
Modelo de simulación

SN74LVC244A Behavioral SPICE Model

SCAM102.ZIP (7 KB) - Modelo PSpice
Productos y hardware compatibles
Modelo de simulación

SN74LVC244A IBIS Model (Rev. C)

SCAM008 (213 KB) - Modelo IBIS
Productos y hardware compatibles
Diseño de referencia

TIDA-01233 — Diseño de referencia de expansión de LED ultrapequeño y flexible

Este documento se centra en dos diseños de referencia que utilizan el registro de desplazamiento de SN74HC595B 8 bits con registros de salida de 3 estados y el búfer octal SN74LVC244A con salidas de 3 estados, cada uno utilizado para ampliar tres salidas de uso general de un microcontrolador a (...)
Productos y hardware compatibles
Diseño de referencia

TIDEP0056 — Diseño de referencia de impresión térmica con PRU-ICSS en BeagleBone Black

La unidad programable en tiempo real y subsistema de comunicaciones industriales (PRU-ICSS) es un componente versátil del SoC AM335x que permite un control de GPIO rápido, determinista y en tiempo real, incluso cuando se ejecuta un sistema operativo no determinista. Este diseño de referencia (...)

Productos y hardware compatibles
Diseño de referencia

TIDEP0081 — Diseño de referencia de diseño de receptor de banda ancha con conexión de 66AK2L06 JESD204B a ADC32R

Para desarrolladores de sistemas receptores de banda ancha que actualmente utilizan FPGA o ASIC para conectar convertidores de datos de alta velocidad a un procesador de banda base, que necesitan una comercialización más rápida con un mayor rendimiento y una reducción significativa de costos, (...)
Productos y hardware compatibles
Encapsulado Pines Símbolos CAD, huellas y modelos 3D
TSSOP (PW) 20 Ultra Librarian
SOP (NS) 20 Ultra Librarian
VQFN (RKS) 20 Ultra Librarian
SOIC (DW) 20 Ultra Librarian
SSOP (DB) 20 Ultra Librarian
PDIP (N) 20 Ultra Librarian
TVSOP (DGV) 20 Ultra Librarian
VSSOP (DGS) 20 Ultra Librarian
X1QFN (RWP) 20 Ultra Librarian
VQFN (RGY) 20 Ultra Librarian

Pedidos y calidad

Soporte y capacitación

Foros de TI E2E™ con asistencia técnica de los ingenieros de TI

El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.

Si tiene alguna pregunta sobre calidad, encapsulados o pedido de productos de TI, consulte el servicio de asistencia de TI. ​​​​​​​​​​​​​​

Videos