データシート
BUF802
- 大信号帯域幅 (1VPP):3.1GHz
- スルーレート:7000V/µs
- 入力電圧ノイズ:2.3nV/√Hz
- 1% セトリング タイム:0.7ns
- 入力インピーダンス:50GΩ || 2.4pF
- 50Ω 負荷を駆動可能
- 消費電力と性能をトレードオフする調整可能な静止電流
- オーバードライブから素早く回復する入力および出力クランプを内蔵
- 電源電圧:±4.5V ~ ±6.5V
- 低位相ノイズ
BUF802 デバイスは、データ アクイジション システム (DAQ) フロント エンド向けの低ノイズ、高インピーダンス バッファリングを行う JFET 入力段を備えたオープン ループのユニティ ゲイン バッファです。BUF802は DC ~ -3.1GHz の帯域幅をサポートし、この周波数範囲全体にわたって非常に優れた歪みおよびノイズ性能を実現します。
BUF802 は、比較的高い精度の性能が必要なアプリケーションで、高精度アンプを備えたコンポジット ループに使用できます。BUF802 は、革新的なアーキテクチャを使用して、高精度で広帯域幅のコンポジットループの設計を簡素化します。
BUF802 は、調整可能な静止電流ピンを備えているため、設計者は比較的低い静止電流における帯域幅および歪みとのトレードオフを調整できます。この特長により、このデバイスは広い周波数範囲にわたって優れた選択肢になります。BUF802 は、入力および出力クランプを内蔵しており、このデバイスとそれに続く信号チェーンをオーバードライブ電圧から保護します。
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
6 をすべて表示
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | BUF802 広帯域幅、2.3nV/√Hz、高入力インピーダンス バッファ | PDF | HTML | PDF | HTML | 2026/03/24 | |
| 設計ガイド | ハイインピーダンス、500MHz 帯域幅オシロスコープのアナログ フ ロント エンドのリファレンス デザイン | PDF | HTML | PDF | HTML | 2026/07/13 | ||
| 製品概要 | Pairing High-Speed JFET Amplifiers With Hi-Z DAQ Systems | PDF | HTML | 2024/04/08 | |||
| アプリケーション・ノート | Choosing an Amplifier for Wide Bandwidth, High-Impedance, Data Acquisition AFEs | PDF | HTML | 2023/03/02 | |||
| アプリケーション概要 | How to Tune the S-Parameters of Your Analog Front-End Signal Chain | PDF | HTML | 2022/02/25 | |||
| 技術記事 | Achieving high-DC precision and wide large signal bandwidth with Hi-Z buffers | PDF | HTML | 2022/01/18 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
評価ボード
BUF802RGTEVM — BUF802 RGT パッケージ封止、高速、広い帯域幅、2.3nV/√Hz、入力バッファの評価基板
BUF802RGTEVM は、バッファの機能と多様性を容易に提示できる設計を採用しています。この評価基板 (EVM) は 2 個の独立した回路構成を搭載しています。高精度アンプを採用したコンポジット ループと、スタンドアロンの BUF802 回路です。分割電源またはシングル電源と組み合わせて使用することができ、容易に操作できるように、アナログ入出力に対応する複数の SMA コネクタを搭載しています。寄生結合を低減できるように最適化済みのレイアウトを採用するとともに、幅広い周波数で最善の信号忠実度を達成しています。
在庫あり
制限:
??asset.out-of-stock-ti_ja_JP??
入手不可
リファレンス・デザイン
TIDA-01022 — DSO、レーダー、5G ワイヤレス テスト システム向けのフレキシブルな 3.2GSPS マルチチャネル AFE のリファレンス デザイン
この高速マルチ チャネル データ キャプチャ リファレンス デザインにより、最適なシステム性能が実現します。システム設計者は、高速マルチ チャネル クロック生成のクロック ジッタやスキューなどの重要な設計パラメータを考慮する必要があります。これらのパラメータは、システム全体の SNR、SFDR、チャネル間のスキュー、確定的レイテンシに影響します。このリファレンス デザインは、JESD204B 対応の高速データ コンバータ、高速アンプ、高性能クロック、低ノイズ電源ソリューションを使用して、最適なシステム性能を実現するマルチ チャネル AFE およびクロック ソリューションを実証するものです。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| VQFN (RGT) | 16 | Ultra Librarian |