ホーム インターフェイス シリアル・デジタル・インターフェイス (SDI) IC
ホーム
インターフェイス
シリアル・デジタル・インターフェイス (SDI) IC

LMH0341

アクティブ

ループスルー機能と LVDS インターフェイス搭載、3G HD/SD DVB-ASI SDI デシリアライザ

ご注文はこちら
データシート

LMH0341

アクティブ
データシート ご注文はこちら

製品詳細

Function Deserializer Supply voltage (V) 2.5, 3.3 Power consumption (mW) 520 Data rate (max) (Mbps) 2970 Control interface Pin/SMBus Operating temperature range (°C) -40 to 85
Function Deserializer Supply voltage (V) 2.5, 3.3 Power consumption (mW) 520 Data rate (max) (Mbps) 2970 Control interface Pin/SMBus Operating temperature range (°C) -40 to 85
WQFN (RHS) 48 49 mm² 7 x 7
  • 5 ビットのLVDS インタフェース
  • 外付けのVCO やクロックが不要
  • ケーブル・ドライバを備えたリクロック・シリアル・ループス
    ルー機能
  • パワーダウン・モード
  • 3.3V SMBus 構成インタフェース
  • 小型48 ピンLLP パッケージ
  • 工業用温度範囲 . . . – 40 °～＋ 85 °
  • 5 ビットのLVDS インタフェース
  • 外付けのVCO やクロックが不要
  • ケーブル・ドライバを備えたリクロック・シリアル・ループス
    ルー機能
  • パワーダウン・モード
  • 3.3V SMBus 構成インタフェース
  • 小型48 ピンLLP パッケージ
  • 工業用温度範囲 . . . – 40 °～＋ 85 °

LMH0341/0041/0071/0051 SDI デシリアライザは、FPGA とともに使用するナショナル セミコンダクターのSER/DES ファミリの製 品で、5 ビットLVDS を通じてFPGA にインタフェースします。ホストFPGA と組み合わせることで、LMH0341 は入力データ・ レートを自動的に検知して、DVB-ASI、SMPTE 259M、SMPTE292M、またはSMPTE 424M のいずれかの規格に準拠した5 ビットのRaw データ・ワードを出力します。デバイスにより対応する各規格はTable 1 を参照ください。

LMH0341 とホストFPGA 間のインタフェースは、5 ビット幅のLVDS バス、LVDS クロック、SMBus インタフェースで構成され ます。外付けのVCO やクロックは必要ありません。LMH0341CDR は、入力データ・ストリームから周波数を検知し、クリー ンなクロックを生成して、クロックとデータの両方をホストFPGAに伝送します。LMH0341、LMH0041、LMH0071 には、SMPTE 準拠ケーブル・ドライバを備えたシリアル・リクロック・ループスルー機能があります。このファミリが提供する単一チャネル・デ シリアライザの一覧については、Table 1 を参照ください。

これらのSER/DES 製品ファミリにはFPGA 用IP コードのサポートがあり、設計エンジニアはSER/DES 製品を使ったビデオ・ア プリケーションを迅速に開発できます。製品は小型の48 ピンLLP パッケージで提供されます。

LMH0341/0041/0071/0051 SDI デシリアライザは、FPGA とともに使用するナショナル セミコンダクターのSER/DES ファミリの製 品で、5 ビットLVDS を通じてFPGA にインタフェースします。ホストFPGA と組み合わせることで、LMH0341 は入力データ・ レートを自動的に検知して、DVB-ASI、SMPTE 259M、SMPTE292M、またはSMPTE 424M のいずれかの規格に準拠した5 ビットのRaw データ・ワードを出力します。デバイスにより対応する各規格はTable 1 を参照ください。

LMH0341 とホストFPGA 間のインタフェースは、5 ビット幅のLVDS バス、LVDS クロック、SMBus インタフェースで構成され ます。外付けのVCO やクロックは必要ありません。LMH0341CDR は、入力データ・ストリームから周波数を検知し、クリー ンなクロックを生成して、クロックとデータの両方をホストFPGAに伝送します。LMH0341、LMH0041、LMH0071 には、SMPTE 準拠ケーブル・ドライバを備えたシリアル・リクロック・ループスルー機能があります。このファミリが提供する単一チャネル・デ シリアライザの一覧については、Table 1 を参照ください。

これらのSER/DES 製品ファミリにはFPGA 用IP コードのサポートがあり、設計エンジニアはSER/DES 製品を使ったビデオ・ア プリケーションを迅速に開発できます。製品は小型の48 ピンLLP パッケージで提供されます。
filter その他の シリアル・デジタル・インターフェイス (SDI) IC を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
12 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート LMH0341/041/071/051 ループスルー機能およびLVDS インタフェースを備えた3Gbps、HD、SD、DVB-ASI SDI デシリアライザ データシート (Rev. P 翻訳版) 最新英語版 (Rev.Q) PDF | HTML 2010年 12月 16日
セレクション・ガイド Broadcast and Professional Video Interface Solutions (Rev. E) 2017年 4月 5日
アプリケーション・ノート AN-1943 Understanding Serial Digital Video Bit Rates (Rev. A) 2013年 4月 26日
アプリケーション・ノート AN-1972 Board Layout Challenges in Serial Digital Interface (Rev. C) 2013年 4月 26日
アプリケーション・ノート AN-1988 LMH0340 / LMH0341 SerDes Family LVDS Timing Overview (Rev. A) 2013年 4月 26日
アプリケーション・ノート AN-2145 Power Considerations for SDI Products (Rev. B) 2013年 4月 26日
アプリケーション・ノート AN-2146 Power Design for SDI and Other Noise-Sensitive Devices (Rev. A) 2013年 4月 26日
アプリケーション・ノート Triple Rate SDI IP FPGA Resource Utilization on SDXILEVK/AES-EXP-SDI-G Ref Dsgn (Rev. A) 2013年 4月 26日
アプリケーション・ノート High-Speed Board Layout Challenges in FPGA/SDI Sub-Systems 2009年 11月 12日
アプリケーション・ノート DS25CP104 in 3G SDI Router Application 2008年 8月 20日
アプリケーション・ノート 非圧縮の1080p60ビデオをサポートする3Gbps SDIコネクティビティ･ソリューション 英語版 2008年 3月 18日
設計ガイド Broadcast Video Owner's Manual 2006年 11月 17日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

サンプル・コードまたはデモ

BROADCAST_VIDEO_SERDES_IP — 放送用ビデオ・サポート・コード、LVDS インターフェイス SDI SerDes 用

We have developed a family of serializers and deserializers intended to support the serial digital interface (SDI) standards of the Society of Motion Picture and Television Engineers (SMPTE). These devices connect to a host FPGA through a moderate speed, moderate width (600 Mbps, 5 bits wide) (...)
View Options
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
リクエスト
シミュレーション・ツール

TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム

TINA-TI は、DC 解析、過渡解析、周波数ドメイン解析など、SPICE の標準的な機能すべてを搭載しています。TINA には多彩な後処理機能があり、結果を必要なフォーマットにすることができます。仮想計測機能を使用すると、入力波形を選択し、回路ノードの電圧や波形を仮想的に測定することができます。TINA の回路キャプチャ機能は非常に直観的であり、「クイックスタート」を実現できます。

TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)

TINA は DesignSoft (...)

ユーザー ガイド: PDF
英語版 (Rev.A): PDF
View Options
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
WQFN (RHS) 48 Ultra Librarian
TI の評価品に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ