AFE5932

활성

64-channel tri-level receiver with no beamformer

제품 상세 정보

이 정보를 표시할 수 없습니다. 제품 데이터 시트를 참조하십시오.
  • AFE5932 supports:
    • 32-channels attenuator, PGA+LPF, 12-bit ADC, digital features with a decimation block
  • Input Attenuator (ATTEN) with DTGC
    • 24dB to 0dB attenuation range with 0.125dB step. Using in-built DTGC engine attenuation can be changed in real time.
  • Post-gain Amplifier (PGA) and low-pass filter LPF
    • Programmable gain of 12, 15 & 18 dB
    • Maximum output swing support 1.6 Vpp
    • LPF supported corners: First order filter with corner 10, 15 & 20 MHz
  • Analog to digital convertor
    • Maximum input swing support: 1.6 Vpp
    • Resolution: 12bit
    • Maximum ADC clock frequency (fADC_CLK): 50MHz
    • Full scale SNR: 62 dBFS
  • Decimation: Optional decimation block after ADC to decimate data by 2 or 4.
  • Compression block to combine data in fewer LVDS lanes as per the decimation factor
  • Total Power: 17 mW/ch at ADC Clock of 50MHz
  • Low speed CMOS serial programming interface to program front end and ADC upto 40MHz speed
  • Supply: 1.8V and 1.15V
  • Small package: FC-BGA-100 (10mm × 10mm) with 0.8mm pitch
  • AFE5932 supports:
    • 32-channels attenuator, PGA+LPF, 12-bit ADC, digital features with a decimation block
  • Input Attenuator (ATTEN) with DTGC
    • 24dB to 0dB attenuation range with 0.125dB step. Using in-built DTGC engine attenuation can be changed in real time.
  • Post-gain Amplifier (PGA) and low-pass filter LPF
    • Programmable gain of 12, 15 & 18 dB
    • Maximum output swing support 1.6 Vpp
    • LPF supported corners: First order filter with corner 10, 15 & 20 MHz
  • Analog to digital convertor
    • Maximum input swing support: 1.6 Vpp
    • Resolution: 12bit
    • Maximum ADC clock frequency (fADC_CLK): 50MHz
    • Full scale SNR: 62 dBFS
  • Decimation: Optional decimation block after ADC to decimate data by 2 or 4.
  • Compression block to combine data in fewer LVDS lanes as per the decimation factor
  • Total Power: 17 mW/ch at ADC Clock of 50MHz
  • Low speed CMOS serial programming interface to program front end and ADC upto 40MHz speed
  • Supply: 1.8V and 1.15V
  • Small package: FC-BGA-100 (10mm × 10mm) with 0.8mm pitch

The AFE5932 is a highly integrated, low power receiver device designed for portable ultrasound imaging systems. The device boasts a total of 32 receiver channels, each featuring an attenuator, PGA and low-pass filter, and ADC.

The AFE5932 is a highly integrated, low power receiver device designed for portable ultrasound imaging systems. The device boasts a total of 32 receiver channels, each featuring an attenuator, PGA and low-pass filter, and ADC.

다운로드 스크립트와 함께 비디오 보기 비디오

기술 자료

star =TI에서 선정한 이 제품의 인기 문서
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하세요.
1개 모두 보기
상위 문서 유형 직함 형식 옵션 날짜
* Data sheet AFE5932, 32-Channel Ultrasound AFE With 17-mW/Channel Power, 2-nV/√Hz Noise, 12-Bit, 50-MSPS Output datasheet PDF | HTML 2026/03/13

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

평가 보드

AFE5932EVM — AFE5932 평가 모듈

AFE5932EVM은 다양한 장치 모드에서 AFE5932 장치의 평가를 위해 사용됩니다. EVM에는 두 개의 AFE5932 장치와 두 개의 TX73L64 장치가 2:1 MUX 구성으로 포함되어 128채널 송신과 64채널 수신이 가능합니다.
드라이버 또는 라이브러리

AFE5932-DESIGN AFE5932 design resources

The full data sheet and other design resources for this device are available here
지원되는 제품 및 하드웨어

지원되는 제품 및 하드웨어

시뮬레이션 툴

PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®

TI용 PSpice®는 아날로그 회로의 기능을 평가하는 데 사용되는 설계 및 시뮬레이션 환경입니다. 완전한 기능을 갖춘 이 설계 및 시뮬레이션 제품군은 Cadence®의 아날로그 분석 엔진을 사용합니다. 무료로 제공되는 TI용 PSpice에는 아날로그 및 전력 포트폴리오뿐 아니라 아날로그 행동 모델에 이르기까지 업계에서 가장 방대한 모델 라이브러리 중 하나가 포함되어 있습니다.

TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 착수하기 (...)

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상