제품 상세 정보

Function Level translator, Single-ended Output frequency (max) (MHz) 24 Number of outputs 1 Output supply voltage (V) 1.8 Core supply voltage (V) 1.2 Features 1.2V to 1.8V Clock Buffer and Level Translator Operating temperature range (°C) -40 to 85 Rating Catalog Output type LVCMOS Input type LVCMOS
Function Level translator, Single-ended Output frequency (max) (MHz) 24 Number of outputs 1 Output supply voltage (V) 1.8 Core supply voltage (V) 1.2 Features 1.2V to 1.8V Clock Buffer and Level Translator Operating temperature range (°C) -40 to 85 Rating Catalog Output type LVCMOS Input type LVCMOS
X2SON (DPW) 5 0.64 mm² 0.8 x 0.8
  • Clock frequency range: DC to 24 MHz
  • 1.2-V to 1.8-V LVCMOS clock level translation:
    • VDD_IN = 1.2 V ± 10%
    • VDD_OUT = 1.8 V ± 10%
  • Low additive jitter and phase noise:
    • 0.8-ps maximum 12-kHz to 5-MHz additive RMS jitter (fout = 24 MHz)
    • –120-dBc/Hz maximum phase noise at 1-kHz offset (fout = 24 MHz)
    • –148-dBc/Hz maximum phase noise floor (fout = 24 MHz, foffset ≥ 1 MHz)
  • 5-ns 20% to 80% rise/fall time
  • 10-ns propagation delay
  • Low current consumption
  • –40°C to 85°C operating temperature range
  • Clock frequency range: DC to 24 MHz
  • 1.2-V to 1.8-V LVCMOS clock level translation:
    • VDD_IN = 1.2 V ± 10%
    • VDD_OUT = 1.8 V ± 10%
  • Low additive jitter and phase noise:
    • 0.8-ps maximum 12-kHz to 5-MHz additive RMS jitter (fout = 24 MHz)
    • –120-dBc/Hz maximum phase noise at 1-kHz offset (fout = 24 MHz)
    • –148-dBc/Hz maximum phase noise floor (fout = 24 MHz, foffset ≥ 1 MHz)
  • 5-ns 20% to 80% rise/fall time
  • 10-ns propagation delay
  • Low current consumption
  • –40°C to 85°C operating temperature range

The CDCBT1001 is a 1.2-V to 1.8-V clock buffer and level translator. The VDD_IN pin supply voltage defines the input LVCMOS clock level. The VDD_OUT pin supply voltage defines the output LVCMOS clock level. VDD_IN = 1.2 V ± 10%. VDD_OUT = 1.8 V ± 10%

The 12-kHz to 5-MHz additive RMS jitter at 24 MHz is less than 0.8 ps.

The CDCBT1001 is a 1.2-V to 1.8-V clock buffer and level translator. The VDD_IN pin supply voltage defines the input LVCMOS clock level. The VDD_OUT pin supply voltage defines the output LVCMOS clock level. VDD_IN = 1.2 V ± 10%. VDD_OUT = 1.8 V ± 10%

The 12-kHz to 5-MHz additive RMS jitter at 24 MHz is less than 0.8 ps.

다운로드 스크립트와 함께 비디오 보기 동영상

기술 자료

star =TI에서 선정한 이 제품의 인기 문서
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.
3개 모두 보기
유형 직함 날짜
* Data sheet CDCBT1001 1.2-V to 1.8-V Clock Buffer and Level Translator datasheet PDF | HTML 2022/05/20
EVM User's guide CDCBT1001EVM Evaluation Instructions PDF | HTML 2022/05/16
Certificate CDCBT1001EVM EU RoHS Declaration of Conformity (DoC) 2022/03/25

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

시뮬레이션 모델

CDCBT1001 IBIS model

SCEM796.ZIP (13 KB) - IBIS Model
시뮬레이션 툴

PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®

TI용 PSpice®는 아날로그 회로의 기능을 평가하는 데 사용되는 설계 및 시뮬레이션 환경입니다. 완전한 기능을 갖춘 이 설계 및 시뮬레이션 제품군은 Cadence®의 아날로그 분석 엔진을 사용합니다. 무료로 제공되는 TI용 PSpice에는 아날로그 및 전력 포트폴리오뿐 아니라 아날로그 행동 모델에 이르기까지 업계에서 가장 방대한 모델 라이브러리 중 하나가 포함되어 있습니다.

TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 (...)
패키지 CAD 기호, 풋프린트 및 3D 모델
X2SON (DPW) 5 Ultra Librarian

주문 및 품질

포함된 정보:
  • RoHS
  • REACH
  • 디바이스 마킹
  • 납 마감/볼 재질
  • MSL 등급/피크 리플로우
  • MTBF/FIT 예측
  • 물질 성분
  • 인증 요약
  • 지속적인 신뢰성 모니터링
포함된 정보:
  • 팹 위치
  • 조립 위치

권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상