CDCBT1001
- Low additive jitter and phase noise:
- 0.8ps maximum 12kHz to 5MHz additive RMS jitter (fout = 24MHz)
- –120dBc/Hz maximum phase noise at 1kHz offset (fout = 24MHz)
- –148dBc/Hz maximum phase noise floor (fout = 24MHz, foffset ≥ 1MHz)
- 5ns 20% to 80% rise/fall time
- 10ns propagation delay
- Low current consumption
- –40°C to 85°C operating temperature range
- Flexible output from operational frequency
The CDCBT1001 is a 1.2V to 3.3V clock buffer and level translator. The VDD_IN pin supply voltage defines the input LVCMOS clock level. The VDD_OUT pin supply voltage defines the output LVCMOS clock level. VDD_IN = 1.2V, 1.8V, 2.5V, or 3.3V ± 10%. VDD_OUT = 1.2V, 1.8V, 2.5V, or 3.3V ± 10%.
The 12kHz to 5MHz additive RMS jitter at 24MHz is less than 0.8ps.
기술 자료
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하세요.
2개 모두 보기
| 상위 문서 | 유형 | 직함 | 형식 옵션 | 최신 영어 버전 다운로드 | 날짜 |
|---|---|---|---|---|---|
| * | 데이터 시트 | CDCBT1001 1.2V to 3.3 V Clock Buffer and Level Translator datasheet (Rev. A) | PDF | HTML | 2025. 10. 24 | |
| 인증서 | CDCBT1001EVM EU RoHS Declaration of Conformity (DoC) | 2022. 3. 25 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| X2SON (DPW) | 5 | Ultra Librarian |
주문 및 품질
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.