CDCM9102
- Integrated Low-Noise Clock Generator Including
PLL, VCO, and Loop Filter - Two Low-Noise 100-MHz Clocks (LVPECL,
LVDS, or pair of LVCMOS)- Support for HCSL Signaling Levels
(AC-Coupled) - Typical Period Jitter: 21 ps pk-pk
- Typical Random Jitter: 510 fs RMS
- Output Type Set by Pins
- Support for HCSL Signaling Levels
- Bonus Single-Ended 25-MHz Output
- Integrated Crystal Oscillator Input Accepts
25-MHz Crystal - Output Enable Pin Shuts Off Device and Outputs
- 5-mm × 5-mm 32-Pin VQFN Package
- ESD Protection Exceeds 2000 V HBM, 500 V
CDM - Industrial Temperature Range (–40°C to 85°C)
- 3.3-V Power Supply
The CDCM9102 is a low-jitter clock generator designed to provide reference clocks for communications standards such as PCI Express™. The device supports up to PCIE gen3 and is easy to configure and use. The CDCM9102 provides two 100-MHz differential clock ports. The output types supported for these ports include LVPECL, LVDS, or a pair of LVCMOS buffers. HCSL signaling is supported using an AC-coupled network. The user configures the output buffer type desired by strapping device pins. Additionally, a single-ended 25-MHz clock output port is provided. Uses for this port include general-purpose clocking, clocking Ethernet PHYs, or providing a reference clock for additional clock generators. All clocks generated are derived from a single external 25-MHz crystal.
기술 자료
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.
2개 모두 보기 | 유형 | 직함 | 날짜 | ||
|---|---|---|---|---|
| * | Data sheet | CDCM9102 Low-Noise Two-Channel 100-MHz Clock Generator datasheet (Rev. A) | PDF | HTML | 2016/04/25 |
| EVM User's guide | CDCM9102EVM Evaluation Module | 2012/02/27 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
설계 툴
CLOCK-TREE-ARCHITECT — 클록 트리 아키텍트 프로그래밍 소프트웨어
클록 트리 아키텍트는 시스템 요구 사항에 따라 클록 트리 솔루션을 생성하여 설계 프로세스를 간소화하는 클록 트리 합성 툴입니다. 이 툴은 광범위한 클로킹 제품 데이터베이스에서 데이터를 가져와 시스템 수준의 다중 칩 클로킹 솔루션을 생성합니다.
시뮬레이션 툴
PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®
TI용 PSpice®는 아날로그 회로의 기능을 평가하는 데 사용되는 설계 및 시뮬레이션 환경입니다. 완전한 기능을 갖춘 이 설계 및 시뮬레이션 제품군은 Cadence®의 아날로그 분석 엔진을 사용합니다. 무료로 제공되는 TI용 PSpice에는 아날로그 및 전력 포트폴리오뿐 아니라 아날로그 행동 모델에 이르기까지 업계에서 가장 방대한 모델 라이브러리 중 하나가 포함되어 있습니다.
TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 착수하기 (...)
TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 착수하기 (...)
레퍼런스 디자인
TIDEP0076 — DLP® 구조적 조명을 사용한 AM572x 프로세서 기반의 3D 머신 비전 레퍼런스 디자인
TIDEP0076 3D 머신 비전 설계는 구조적 조명 원칙에 기반을 둔 임베디드 3D 스캐너를 설명합니다. Sitara™ AM57xx 프로세서 SoC(System on Chip)와 함께 디지털 카메라를 사용하면 DLP4500 기반 프로젝터의 반사 조명 패턴을 캡처할 수 있습니다. 캡처한 패턴의 후속 처리, 개체의 3D 포인트 클라우드 계산 및 3D 시각화는 모두 AM57xx 프로세서 SoC 내에서 수행됩니다. 이 설계는 호스트 PC 기반 구현보다 전력, 단순성, 비용 및 크기의 이점이 포함된 임베디드 솔루션을 제공합니다.
레퍼런스 디자인
TIDEP-0075 — 산업용 통신 게이트웨이 PROFINET IRT - PROFIBUS 마스터 레퍼런스 디자인
PROFINET은 고속, 결정적 통신 및 엔터프라이즈 연결로 인해 자동화 분야에서 업계 최고의 산업용 이더넷 프로토콜이 되고 있습니다. 그러나 세계에서 가장 인기있는 필드버스인 PROFIBUS 역시 그 중요성과 사용량이 높고, 기존의 투자 보호를 위해 수년간 계속 사용될 것입니다. 공정 플랜트의 하이브리드 특성을 반영한 이 레퍼런스 설계는 기존 필드버스 기술을 Sitara™ AM57x 프로세서의 PRU-ICSS(프로그래머블 실시간 유닛 및 산업용 통신 서브시스템)을 기반으로 하는 실시간 이더넷 네트워크로 마이그레이션하는 데 (...)
레퍼런스 디자인
TIDEP0078 — AM572x용 OPC UA 데이터 액세스 서버 레퍼런스 디자인
OPC UA는 Industry 4.0 기반으로 연결된 모든 기계 간의 상호운용 및 통신을 지원하기 위해 설계된 산업용의 기계 간 프로토콜입니다. 이 레퍼런스 설계는 프로젝트 또는 설계 내에 임베디드되어 실행되는 OPC UA DA(데이터 액세스) 서버를 사용하여 통신하도록 하는 Matrikon OPC™ OPC UA SDK(서버 개발 키트)를 보여줍니다. OPC UA DA는 실시간 데이터를 처리하고 시간이 데이터의 중요한 측면인 산업용 자동화 애플리케이션에 가장 적합합니다. AM572x IDK의 GPIO 기능에 액세스하는 OPC (...)
레퍼런스 디자인
TIDEP0046 — DSP 가속화용 OpenCL을 사용한 AM57x의 몬테카를로 시뮬레이션 레퍼런스 디자인
TI’s high performance ARM® Cortex®-A15 based AM57x processors also integrate C66x DSPs. These DSPs were designed to handle high signal and data processing tasks that are often required by industrial, automotive and financial applications. The AM57x OpenCL implementation makes it easy (...)
레퍼런스 디자인
TIDEP0047 — TI의 AM57x 프로세서를 사용한 전력 및 열 설계 고려 사항 레퍼런스 설계
This is a reference design based on the AM57x processor and companion TPS659037 power management integrated circuit (PMIC). This design specifically highlights important power and thermal design considerations and techniques for systems designed with AM57x and TPS659037. It includes (...)
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| VQFN (RHB) | 32 | Ultra Librarian |
주문 및 품질
포함된 정보:
- RoHS
- REACH
- 디바이스 마킹
- 납 마감/볼 재질
- MSL 등급/피크 리플로우
- MTBF/FIT 예측
- 물질 성분
- 인증 요약
- 지속적인 신뢰성 모니터링
포함된 정보:
- 팹 위치
- 조립 위치
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.