DS90CR217

활성

+3.3V 상승 에지 데이터 스트로브 LVDS 21비트 채널 링크 트랜스미터 - 85MHz

제품 상세 정보

Protocols Catalog Device type Transmitter Rating Catalog Operating temperature range (°C) -10 to 70
Protocols Catalog Device type Transmitter Rating Catalog Operating temperature range (°C) -10 to 70
TSSOP (DGG) 48 101.25 mm² (12.5 mm × 8.1 mm)
  • 20 to 85 MHz Shift Clock Support
  • 50% Duty Cycle on Receiver Output Clock
  • Best-in-Class Set & Hold Times on TxINPUTs
  • Low Power Consumption
  • ±1V Common-Mode Range (Around +1.2V)
  • Narrow Bus Reduces Cable Size and Cost
  • Up to 1.785 Gbps Throughput
  • Up to 223 Mbytes/sec Bandwidth
  • 345 mV (typ) Swing LVDS Devices for Low EMI
  • PLL Requires No External Components
  • Rising Edge Data Strobe
  • Compatible with TIA/EIA-644 LVDS Standard
  • Low Profile 48-Lead TSSOP Package

All trademarks are the property of their respective owners.

  • 20 to 85 MHz Shift Clock Support
  • 50% Duty Cycle on Receiver Output Clock
  • Best-in-Class Set & Hold Times on TxINPUTs
  • Low Power Consumption
  • ±1V Common-Mode Range (Around +1.2V)
  • Narrow Bus Reduces Cable Size and Cost
  • Up to 1.785 Gbps Throughput
  • Up to 223 Mbytes/sec Bandwidth
  • 345 mV (typ) Swing LVDS Devices for Low EMI
  • PLL Requires No External Components
  • Rising Edge Data Strobe
  • Compatible with TIA/EIA-644 LVDS Standard
  • Low Profile 48-Lead TSSOP Package

All trademarks are the property of their respective owners.

The DS90CR217 transmitter converts 21 bits of CMOS/TTL data into three LVDS (Low Voltage Differential Signaling) data streams. A phase-locked transmit clock is transmitted in parallel with the data streams over a fourth LVDS link. Every cycle of the transmit clock 21 bits of input data are sampled and transmitted. At a transmit clock frequency of 85 MHz, 21 bits of TTL data are transmitted at a rate of 595 Mbps per LVDS data channel. Using a 85 MHz clock, the data throughput is 1.785 Gbit/s (223 Mbytes/sec).

The narrow bus and LVDS signalling of the DS90CR217 is an ideal means to solve EMI and cable size problems associated with wide, high-speed TTL interfaces.

The DS90CR217 transmitter converts 21 bits of CMOS/TTL data into three LVDS (Low Voltage Differential Signaling) data streams. A phase-locked transmit clock is transmitted in parallel with the data streams over a fourth LVDS link. Every cycle of the transmit clock 21 bits of input data are sampled and transmitted. At a transmit clock frequency of 85 MHz, 21 bits of TTL data are transmitted at a rate of 595 Mbps per LVDS data channel. Using a 85 MHz clock, the data throughput is 1.785 Gbit/s (223 Mbytes/sec).

The narrow bus and LVDS signalling of the DS90CR217 is an ideal means to solve EMI and cable size problems associated with wide, high-speed TTL interfaces.

다운로드 스크립트와 함께 비디오 보기 비디오

기술 자료

검색된 결과가 없습니다. 검색어를 지우고 다시 시도하세요.
7개 모두 보기
상위 문서 유형 직함 형식 옵션 최신 영어 버전 다운로드 날짜
* 데이터 시트 DS90CR217 +3.3V Rising Edge Data Strobe LVDS 21-Bit Channel Link - 85 MHz datasheet (Rev. A) 2013. 2. 19
애플리케이션 노트 High-Speed Layout Guidelines for Reducing EMI for LVDS SerDes Designs 2018. 11. 9
애플리케이션 노트 Receiver Skew Margin for Channel Link I and FPD Link I Devices PDF | HTML 2016. 1. 13
애플리케이션 노트 Improving the Robustness of Channel Link Designs with Channel Link II Ser/Des (Rev. A) 2013. 4. 26
설계 가이드 Channel Link I Design Guide 2007. 3. 29
애플리케이션 노트 Multi-Drop Channel-Link Operation 2004. 10. 4
애플리케이션 노트 CHANNEL LINK Moving and Shaping Information In Point-To-Point Applications 1998. 10. 5

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

시뮬레이션 모델

DS90CR217 IBIS Model

SNLM056.ZIP (7 KB) - IBIS 모델
지원되는 제품 및 하드웨어
패키지 CAD 기호, 풋프린트 및 3D 모델
TSSOP (DGG) 48 Ultra Librarian

주문 및 품질

권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상