SN74CBTLV3253

Name: SN74CBTLV3253
Brand: TI
SKU: SN74CBTLV3253
Price: 0.294 USD

활성

3.3V, 4:1, 2채널 아날로그 멀티플렉서

지금 주문

데이터 시트

document-pdfAcrobat SN74CBTLV3253 Low-Voltage Dual 1-of-4 FET Multiplexer/Demultiplexer datasheet (Rev. J) (영어) PDF | HTML

SN74CBTLV3253

활성

데이터 시트

지금 주문

제품 상세 정보

Protocols

Analog

Configuration

4:1

Number of channels

Bandwidth (MHz)

200

Supply voltage (max) (V)

3.6

Ron (typ) (mΩ)

5000

Input/output voltage (min) (V)

Input/output voltage (max) (V)

3.6

Operating temperature range (°C)

-40 to 85

ESD CDM (kV)

Input/output continuous current (max) (mA)

128

COFF (typ) (pF)

5.5

OFF-state leakage current (max) (µA)

Ron (max) (mΩ)

40000

VIH (min) (V)

VIL (max) (V)

0.8

Rating

Catalog

Protocols

Analog

Configuration

4:1

Number of channels

Bandwidth (MHz)

200

Supply voltage (max) (V)

3.6

Ron (typ) (mΩ)

5000

Input/output voltage (min) (V)

Input/output voltage (max) (V)

3.6

Operating temperature range (°C)

-40 to 85

ESD CDM (kV)

Input/output continuous current (max) (mA)

128

COFF (typ) (pF)

5.5

OFF-state leakage current (max) (µA)

Ron (max) (mΩ)

40000

VIH (min) (V)

VIL (max) (V)

0.8

Rating

Catalog

59.4 mm² 9.9 x 6

29.4 mm² 4.9 x 6

32 mm² 5 x 6.4

23.04 mm² 3.6 x 6.4

14 mm² 4 x 3.5

Functionally Equivalent to QS3253
5-Ω Switch Connection Between Two Ports
Rail-to-Rail Switching on Data I/O Ports
I_off Supports Partial-Power-Down Mode Operation
Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II

Functionally Equivalent to QS3253
5-Ω Switch Connection Between Two Ports
Rail-to-Rail Switching on Data I/O Ports
I_off Supports Partial-Power-Down Mode Operation
Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II

The SN74CBTLV3253 device is a dual 1-of-4 high-speed FET multiplexer and demultiplexer. The low ON-state resistance of the switch allows connections to be made with minimal propagation delay.

The select (S0, S1) inputs control the data flow. The FET multiplexers/demultiplexers are disabled when the associated output-enable (OE) input is high.

The SN74CBTLV3253 device is fully specified for partial-power-down applications using I_off. The I_off feature ensures that damaging current will not backflow through the device when it is powered down. The device has isolation during power off.

The SN74CBTLV3253 device is a dual 1-of-4 high-speed FET multiplexer and demultiplexer. The low ON-state resistance of the switch allows connections to be made with minimal propagation delay.

The select (S0, S1) inputs control the data flow. The FET multiplexers/demultiplexers are disabled when the associated output-enable (OE) input is high.

filter

기타 프로토콜/버스 스위치 및 멀티플렉서 찾기

다운로드 스크립트와 함께 비디오 보기 동영상

기술 자료

star

=TI에서 선정한 이 제품의 인기 문서

검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.

19개 모두 보기

	유형	직함		날짜
*	Data sheet	SN74CBTLV3253 Low-Voltage Dual 1-of-4 FET Multiplexer/Demultiplexer datasheet (Rev. J)	PDF \| HTML	2018/01/29
	Application note	Selecting the Correct Texas Instruments Signal Switch (Rev. E)	PDF \| HTML	2022/06/02
	Application note	Multiplexers and Signal Switches Glossary (Rev. B)	PDF \| HTML	2021/12/01
	Application brief	Eliminate Power Sequencing with Powered-off Protection Signal Switches (Rev. C)	PDF \| HTML	2021/01/06
	Selection guide	Little Logic Guide 2018 (Rev. G)		2018/07/06
	Selection guide	Logic Guide (Rev. AB)		2017/06/12
	Application note	How to Select Little Logic (Rev. A)		2016/07/26
	Application note	Understanding and Interpreting Standard-Logic Data Sheets (Rev. C)		2015/12/02
	User guide	LOGIC Pocket Data Book (Rev. B)		2007/01/16
	More literature	Digital Bus Switch Selection Guide (Rev. A)		2004/11/10
	Product overview	Design Summary for WCSP Little Logic (Rev. B)		2004/11/04
	Application note	Semiconductor Packing Material Electrostatic Discharge (ESD) Protection		2004/07/08
	User guide	Signal Switch Data Book (Rev. A)		2003/11/14
	Application note	Bus FET Switch Solutions for Live Insertion Applications		2003/02/07
	Application note	Texas Instruments Little Logic Application Report		2002/11/01
	Application note	TI IBIS File Creation, Validation, and Distribution Processes		2002/08/29
	More literature	Standard Linear & Logic for PCs, Servers & Motherboards		2002/06/13
	User guide	CBT (5-V) And CBTLV (3.3-V) Bus Switches Data Book (Rev. B)		1998/12/01
	Selection guide	Logic Guide (Rev. AC)	PDF \| HTML	1994/06/01

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

인터페이스 어댑터

LEADED-ADAPTER1 — TI의 5, 8, 10, 16 및 24핀 리드 패키지의 빠른 테스트를 위한 DIP 헤더 어댑터에 대한 표면 실장

EVM-LEADED1 보드를 사용하면 TI의 공통 리드가 있는 패키지를 브레드보드 방식으로 빠르게 테스트할 수 있습니다. 이 보드에는 TI의 D, DBQ, DCT, DCU, DDF, DGS, DGV 및 PW 표면 실장 패키지를 100mil DIP 헤더로 변환할 수 있는 풋프린트가 있습니다.

사용 설명서: PDF

TI.com에서 구매 불가

인터페이스 어댑터

LEADLESS-ADAPTER1 — TI의 6, 8, 10, 12, 14, 16 및 20핀 리드 없는 패키지의 테스트를 위한 DIP 헤더 어댑터에 대한 표면 실장

EVM-LEADLESS1 보드를 사용하면 TI의 공통 리드가 없는 패키지를 브레드보드 방식으로 빠르게 테스트할 수 있습니다. 이 보드에는 TI의 DRC, DTP, DQE, RBW, RGY, RSE, RSV, RSW, RTE, RTJ, RUK, RUC, RUG, RUM, RUT 및 YZP 표면 실장 패키지를 100mil DIP 헤더로 변환할 수 있는 풋프린트가 있습니다.

사용 설명서: PDF