데이터 시트
SN74LV4052A
- 1.65V to 5.5V VCC operation
- Fast switching
- High on-off output-voltage ratio
- Low crosstalk between switches
- Extremely low input current
- Latch-up performance exceeds 100mA per JESD 78, class II
- ESD protection exceeds JESD 22:
- ±4000V human-body model (A114-A)
- ±2000V charged-device model (C101)
The SNx4LV4052A device is a dual, 4-channel CMOS analog multiplexer and demultiplexer that is designed for 1.65V to 5.5V VCC operation.
The SNx4LV4052A device handles both analog and digital signals. Each channel permits signals with amplitudes up to 5.5V (peak) to be transmitted in either direction.
기술 자료
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.
3개 모두 보기 | 유형 | 직함 | 날짜 | ||
|---|---|---|---|---|
| * | Data sheet | SN74LV4052A Dual 4-Channel Analog Multiplexers and Demultiplexers datasheet (Rev. O) | PDF | HTML | 2025/07/14 |
| Application note | Selecting the Correct Texas Instruments Signal Switch (Rev. E) | PDF | HTML | 2022/06/02 | |
| Application note | Multiplexers and Signal Switches Glossary (Rev. B) | PDF | HTML | 2021/12/01 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
인터페이스 어댑터
LEADED-ADAPTER1 — TI의 5, 8, 10, 16 및 24핀 리드 패키지의 빠른 테스트를 위한 DIP 헤더 어댑터에 대한 표면 실장
EVM-LEADED1 보드를 사용하면 TI의 공통 리드가 있는 패키지를 브레드보드 방식으로 빠르게 테스트할 수 있습니다. 이 보드에는 TI의 D, DBQ, DCT, DCU, DDF, DGS, DGV 및 PW 표면 실장 패키지를 100mil DIP 헤더로 변환할 수 있는 풋프린트가 있습니다.
사용 설명서: PDF
인터페이스 어댑터
LEADLESS-ADAPTER1 — TI의 6, 8, 10, 12, 14, 16 및 20핀 리드 없는 패키지의 테스트를 위한 DIP 헤더 어댑터에 대한 표면 실장
EVM-LEADLESS1 보드를 사용하면 TI의 공통 리드가 없는 패키지를 브레드보드 방식으로 빠르게 테스트할 수 있습니다. 이 보드에는 TI의 DRC, DTP, DQE, RBW, RGY, RSE, RSV, RSW, RTE, RTJ, RUK, RUC, RUG, RUM, RUT 및 YZP 표면 실장 패키지를 100mil DIP 헤더로 변환할 수 있는 풋프린트가 있습니다.
사용 설명서: PDF
레퍼런스 디자인
TIDA-010048 — 채널-채널 절연 아날로그 입력 모듈 레퍼런스 설계
이 레퍼런스 설계는 4채널-채널, 절연 4~20mA, 전류 루프 아날로그 입력 모듈입니다. 이 설계에는 상태 모니터링 센서 및 모듈 애플리케이션을 위한 단락, 과전류 및 과전압 제한 기능이 포함되어 있습니다. 이 아날로그 입력 모듈 설계의 주요 기능으로는 채널 절연, LM5180을 사용하여 단일 플라이백 컨버터로 지원되는 멀티 채널 아날로그 입력 모듈, 2선 트랜스미터에 대한 전원 공급 장치 및 단락 보호 회로가 있습니다. 이 설계는 4채널 아날로그 입력 모듈도 지원할 수 있습니다.
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| PDIP (N) | 16 | Ultra Librarian |
| SOIC (D) | 16 | Ultra Librarian |
| SOP (NS) | 16 | Ultra Librarian |
| SOT-23-THN (DYY) | 16 | Ultra Librarian |
| SSOP (DB) | 16 | Ultra Librarian |
| TSSOP (PW) | 16 | Ultra Librarian |
| TVSOP (DGV) | 16 | Ultra Librarian |
| VQFN (RGY) | 16 | Ultra Librarian |
주문 및 품질
포함된 정보:
- RoHS
- REACH
- 디바이스 마킹
- 납 마감/볼 재질
- MSL 등급/피크 리플로우
- MTBF/FIT 예측
- 물질 성분
- 인증 요약
- 지속적인 신뢰성 모니터링
포함된 정보:
- 팹 위치
- 조립 위치
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.