SN74LVC1G74
- Available in the Texas Instruments NanoFree™ package
- Supports 5-V VCC operation
- Inputs accept voltages to 5.5-V
- Supports down translation to VCC
- Maximum tpd of 5.9-ns at 3.3-V
- Low power consumption, 10-µA maximum ICC
- ±24-mA output drive at 3.3-V
- Typical VOLP (output ground bounce) < 0.8-V at VCC = 3.3-V, TA = 25°C
- Typical VOHV (output VOH undershoot) > 2-V at VCC = 3.3 V, TA = 25°C
- Ioff supports live insertion, partial-power-down mode, and back-drive protection
- Latch-up performance exceeds 100 mA per JESD 78, class II
- ESD protection exceeds JESD 22
- 2000-V human-body model
- 200-V machine model
- 1000-V charged-device model
This single positive-edge-triggered D-type flip-flop is designed for 1.65-V to 5.5-V VCC operation.
NanoFree™ package technology is a major breakthrough in IC packaging concepts, using the die as the package.
A low level at the preset ( PRE) or clear ( CLR) input sets or resets the outputs, regardless of the levels of the other inputs. When PRE and CLR are inactive (high), data at the data (D) input meeting the setup time requirements is transferred to the outputs on the positive-going edge of the clock pulse. Clock triggering occurs at a voltage level and is not related directly to the rise time of the clock pulse. Following the hold-time interval, data at the D input can be changed without affecting the levels at the outputs.
This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.
관심 가지실만한 유사 제품
비교 대상 장치와 동일한 기능을 지원하는 핀 대 핀.
기술 자료
| 상위 문서 | 유형 | 직함 | 형식 옵션 | 최신 영어 버전 다운로드 | 날짜 |
|---|---|---|---|---|---|
| * | 데이터 시트 | SN74LVC1G74 Single Positive-Edge-Triggered D-Type Flip-Flop with Clear and Preset datasheet (Rev. G) | PDF | HTML | 2021. 9. 14 | |
| 애플리케이션 노트 | Power-Up Behavior of Clocked Devices (Rev. B) | PDF | HTML | 2022. 12. 15 | ||
| Application brief | Simplifying Solid-State Relay Designs With Logic | PDF | HTML | 2021. 1. 8 | ||
| 백서 | Solving CMOS Transition Rate Issues Using Schmitt Trigger Solution (Rev. A) | 2017. 5. 1 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
5-8-LOGIC-EVM — 5핀~8핀 DCK, DCT, DCU, DRL 및 DBV 패키지용 일반 논리 평가 모듈
5-8-NL-LOGIC-EVM — 5-8핀 DPW, DQE, DRY, DSF, DTM, DTQ 및 DTT 패키지를 지원하는 일반 로직 및 변환 EVM
DTT, DRY, DPW, DTM, DQE, DQM, DSF 또는 DTQ 패키지가 있는 로직 또는 변환 디바이스를 지원하도록 설계된 일반 EVM. 보드 설계는 유연한 평가가 가능합니다.
CC2531EM-IOT-HOME-GATEWAY-RD — ZigBee 홈 자동화 게이트웨이 레퍼런스 디자인
A gateway is a bridge that connects wireless devices to the Internet. This Linux-based Home Automation Gateway enables remote monitoring and control of ZigBee® powered nodes and devices inside the home. This gateway reference design includes ZigBee Home Automation (HA 1.2) certified software (...)
TIDA-010032 — 이더넷, 6LoWPAN RF 메시 등을 지원하는 범용 데이터 집신기 레퍼런스 설계
IPv6 기반 그리드 통신은 스마트 계량기 및 그리드 자동화와 같은 산업용 시장 및 애플리케이션에서 표준으로 사용되고 있습니다. 범용 데이터 집신기 설계는 이더넷 백본 통신, 6LoWPAN RF 메시 네트워킹, RS-485 등과 통합된 완전한 IPv6 기반 네트워크 솔루션을 제공합니다. 6LoWPAN 메시 네트워킹은 표준 기반 상호 운용성, 신뢰성, 보안 및 장거리 연결과 같은 주요 문제를 해결합니다. 이 설계를 통해 이더넷 백본 통신을 통해 액세스할 수 있는 웹 서버를 통해 최종 장치를 원격으로 제어 및 모니터링할 수 있습니다. (...)
TIDA-01065 — MOSFET을 지원하는 절연된 자체 전원 AC 고체 상태 릴레이 레퍼런스 디자인
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| VSSOP (DCU) | 8 | Ultra Librarian |
| SSOP (DCT) | 8 | Ultra Librarian |
| X2SON (DQE) | 8 | Ultra Librarian |
| UQFN (RSE) | 8 | Ultra Librarian |