JAJSQN0 june   2023 CDCE6214Q1TM

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. 改訂履歴
  6. 概要 (続き)
  7. デバイスの比較
  8. ピン構成および機能
  9. 仕様
    1. 8.1  絶対最大定格
    2. 8.2  ESD 定格
    3. 8.3  推奨動作条件
    4. 8.4  熱に関する情報
    5. 8.5  EEPROM の特性
    6. 8.6  リファレンス入力、シングルエンド特性
    7. 8.7  リファレンス入力、差動特性
    8. 8.8  リファレンス入力、水晶振動子モードの特性
    9. 8.9  汎用入力特性
    10. 8.10 トリプル・レベル入力特性
    11. 8.11 ロジック出力特性
    12. 8.12 フェーズ・ロック・ループ特性
    13. 8.13 閉ループ出力ジッタの特性
    14. 8.14 入力および出力絶縁
    15. 8.15 バッファ・モードの特性
    16. 8.16 PCIe スペクトラム拡散ジェネレータ
    17. 8.17 LVCMOS 出力特性
    18. 8.18 LP-HCSL 出力特性
    19. 8.19 LVDS 出力特性
    20. 8.20 出力同期特性
    21. 8.21 パワーオン・リセット特性
    22. 8.22 I2C 互換シリアル・インターフェイスの特性
    23. 8.23 タイミング要件、I2C 互換シリアル・インターフェイス
    24. 8.24 電源特性
    25. 8.25 代表的特性
  10. パラメータ測定情報
    1. 9.1 リファレンス入力
    2. 9.2 出力
    3. 9.3 シリアル・インターフェイス
    4. 9.4 PSNR テスト
    5. 9.5 クロックのインターフェイスと終端
      1. 9.5.1 リファレンス入力
      2. 9.5.2 出力
  11. 10詳細説明
    1. 10.1 概要
    2. 10.2 機能ブロック図
    3. 10.3 機能説明
      1. 10.3.1 リファレンス・ブロック
        1. 10.3.1.1 ゼロ遅延モード、内部パスおよび外部パス
      2. 10.3.2 フェーズ・ロック・ループ (PLL)
        1. 10.3.2.1 PLL 構成および分周器の設定
        2. 10.3.2.2 スペクトラム拡散クロック
        3. 10.3.2.3 デジタル制御発振器と周波数インクリメントまたはデクリメント - シリアル・インターフェイス・モードと GPIO モード
      3. 10.3.3 クロック分配
        1. 10.3.3.1 グリッチレス動作
        2. 10.3.3.2 分周器の同期
        3. 10.3.3.3 グローバルおよび個別の出力イネーブル
      4. 10.3.4 電源とパワー・マネージメント
      5. 10.3.5 コントロールピン
    4. 10.4 デバイスの機能モード
      1. 10.4.1 動作モード
        1. 10.4.1.1 フォールバック・モード
        2. 10.4.1.2 ピン・モード
        3. 10.4.1.3 シリアル・インターフェイス・モード
    5. 10.5 プログラミング
      1. 10.5.1 I2C シリアル・インターフェイス
      2. 10.5.2 EEPROM
        1. 10.5.2.1 EEPROM - 巡回冗長検査
        2. 10.5.2.2 推奨プログラミング手順
        3. 10.5.2.3 EEPROM アクセス
          1. 10.5.2.3.1 レジスタのコミット・フロー
          2. 10.5.2.3.2 ダイレクト・アクセス・フロー
        4. 10.5.2.4 レジスタ・ビットから EEPROM へのマッピング
  12. 11アプリケーションと実装
    1. 11.1 アプリケーション情報
    2. 11.2 代表的なアプリケーション
      1. 11.2.1 設計要件
      2. 11.2.2 詳細な設計手順
      3. 11.2.3 アプリケーション曲線
    3. 11.3 電源に関する推奨事項
      1. 11.3.1 パワーアップ・シーケンス
      2. 11.3.2 デカップリング
    4. 11.4 レイアウト
      1. 11.4.1 レイアウトのガイドライン
      2. 11.4.2 レイアウト例
  13. 12デバイスおよびドキュメントのサポート
    1. 12.1 デバイスのサポート
      1. 12.1.1 開発サポート
      2. 12.1.2 デバイス命名規則
    2. 12.2 ドキュメントの更新通知を受け取る方法
    3. 12.3 サポート・リソース
    4. 12.4 商標
    5. 12.5 静電気放電に関する注意事項
    6. 12.6 用語集
  14. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

特長

  • 車載アプリケーション向けに AEC-Q100 認定済み
    • 温度グレード 2:-40℃~+105℃
  • 機能安全対応
  • 設定可能な高性能低消費電力フラクショナル N PLL (スプリアスによる RMS ジッタ (12kHz~20MHz、Fout > 100MHz) は以下のとおり)
    • 整数モード:
      • 差動出力:標準値 350fs、最大値 600fs
      • LVCMOS 出力:標準値 1.05ps、最大値 1.5ps
    • 分数モード:
      • 差動出力:標準値 1.7ps、最大値 2.1ps
      • LVCMOS 出力:標準値 2.0ps、最大値 4.0ps
  • SSC 付きの PCIe Gen 1/2/3/4、SSC なしの Gen 1/2/3/4/5 をサポート
  • 内部 VCO:2.335GHz~2.625GHz
  • 消費電力 (標準値):4 出力チャネルで 65mA、1 出力チャネルで 23mA
  • 汎用クロック入力、冗長化のための 2 つの基準入力
    • 差動 AC 結合または LVCMOS:10MHz~200MHz
    • 水晶振動子:10MHz~50MHz
  • 柔軟な出力クロック分配
    • 4 チャネル分周器:24kHz~328.125MHz の最大 5 つの固有出力周波数
    • OUT0~OUT4 ピンで疑似 LVDS、LP-HCSL、LVCMOS 出力の組み合わせ
    • 出力分周器のグリッチレス・スイッチングと出力チャネル同期
    • アクティブ Low GPIO とレジスタによる個別の出力イネーブル
  • 周波数マージニング・オプション
    • DCO モード:10ppb 以下のステップ・サイズで周波数を増減
  • 完全統合された設定可能なループ帯域幅:100kHz~1.6MHz
  • 単一電源または複数電源 (レベル変換用):1.8V、2.5V、3.3V
  • 設定可能な GPIO と柔軟な構成オプション
    • I2C 互換インターフェイス:最高 400kHz
    • 2 つのページと外部選択ピンを持つ内蔵 EEPROMその場で設定が可能
  • 100Ω のシステムをサポート
  • 低い電磁放射
  • 小型サイズ:24 ピン VQFN (4mm × 4mm)