JAJA750A november   2021  – december 2022 TMS320F2800132 , TMS320F2800133 , TMS320F2800135 , TMS320F2800137 , TMS320F2800152-Q1 , TMS320F2800153-Q1 , TMS320F2800154-Q1 , TMS320F2800155 , TMS320F2800155-Q1 , TMS320F2800156-Q1 , TMS320F2800157 , TMS320F2800157-Q1 , TMS320F280021 , TMS320F280021-Q1 , TMS320F280023 , TMS320F280023-Q1 , TMS320F280023C , TMS320F280025 , TMS320F280025-Q1 , TMS320F280025C , TMS320F280025C-Q1 , TMS320F280033 , TMS320F280034 , TMS320F280034-Q1 , TMS320F280036-Q1 , TMS320F280036C-Q1 , TMS320F280037 , TMS320F280037-Q1 , TMS320F280037C , TMS320F280037C-Q1 , TMS320F280038-Q1 , TMS320F280038C-Q1 , TMS320F280039 , TMS320F280039-Q1 , TMS320F280039C , TMS320F280039C-Q1 , TMS320F280040-Q1 , TMS320F280040C-Q1 , TMS320F280041 , TMS320F280041-Q1 , TMS320F280041C , TMS320F280041C-Q1 , TMS320F280045 , TMS320F280048-Q1 , TMS320F280048C-Q1 , TMS320F280049 , TMS320F280049-Q1 , TMS320F280049C , TMS320F280049C-Q1

 

  1.   1
  2.   F2800x デバイスのハードウェア設計ガイド
  3.   商標
  4. 1はじめに
  5. 2代表的な F2800x システム・ブロック図
  6. 3回路図設計
    1. 3.1 パッケージとデバイスの選択
      1. 3.1.1 F2800x デバイス
        1. 3.1.1.1 TMS320F28004x
        2. 3.1.1.2 TMS320F28002x
        3. 3.1.1.3 TMS320F28003x
        4. 3.1.1.4 TMS320F280013x
      2. 3.1.2 移行ガイド
      3. 3.1.3 PinMux ツール
      4. 3.1.4 構成可能なロジック・ブロック
    2. 3.2 デジタル IO
      1. 3.2.1 汎用入出力
      2. 3.2.2 内蔵ペリフェラルとクロスバー
      3. 3.2.3 制御ペリフェラル
      4. 3.2.4 通信ペリフェラル
      5. 3.2.5 ブート・ピンとブート・ペリフェラル
    3. 3.3 アナログ IO
      1. 3.3.1 アナログ・ペリフェラル
      2. 3.3.2 アナログ・ピンの選択
      3. 3.3.3 内部および外部アナログ基準電圧
      4. 3.3.4 ADC 入力
      5. 3.3.5 駆動オプション
      6. 3.3.6 ローパス / アンチエイリアシング・フィルタ
    4. 3.4 電源
      1. 3.4.1 電源要件
      2. 3.4.2 電源シーケンス
      3. 3.4.3 VDD 電圧レギュレータ
        1. 3.4.3.1 内部レギュレータと外部レギュレータ
        2. 3.4.3.2 内部 LDO と内部 DC/DC レギュレータ
      4. 3.4.4 消費電力
      5. 3.4.5 電源サイズの計算
    5. 3.5 XRSn とシステム・リセット
    6. 3.6 クロック供給
      1. 3.6.1 内部発振器と外部発振器
    7. 3.7 デバッグとエミュレーション
      1. 3.7.1 JTAG/cJTAG
      2. 3.7.2 デバッグ・プローブ
    8. 3.8 未使用のピン
  7. 4PCB レイアウト設計
    1. 4.1 レイアウト設計の概要
      1. 4.1.1 推奨されるレイアウト・プラクティス
      2. 4.1.2 基板寸法
      3. 4.1.3 層のスタックアップ
    2. 4.2 推奨されるボード・レイアウト
    3. 4.3 部品の配置
      1. 4.3.1 パワー・エレクトロニクスに関する考慮事項
    4. 4.4 グランド・プレーン
    5. 4.5 アナログとデジタルの分離
    6. 4.6 トレースとビアを使用した信号配線
    7. 4.7 熱に関する注意事項
  8. 5EOS、EMI/EMC、ESD に関する考慮事項
    1. 5.1 電気的オーバーストレス
    2. 5.2 電磁干渉と電磁両立性
    3. 5.3 静電気放電
  9. 6重要項目の最終的なチェックリスト
  10. 7関連資料
  11. 8改訂履歴

電源サイズの計算

必要な電源サイズを計算するには、電源に予定されている負荷、システムで許容されるノイズ、および全体的な電流要件を考慮する必要があります。

まず、各電圧レールの電流要件を計算します。各チップ / モジュールのピーク電流値を必ず追加してください。これは通常、各電源ピンのピーク電流値です。さらに、LED や他の負荷などの部品を含む、その他すべての受動負荷と能動負荷も考慮するようにしてください。

さらに安全な設計にするため、これらの電流を 1.3~2 倍にして、電圧レギュレータの推奨電流仕様を満たします。これにより、電源システムに接続されているブロックの電流不足を防止できます。リニア・レギュレータと DC/DC コンバータのいずれかを選択します。この決定は主に、システム全体で許容される電源ノイズの量に依存します。超低ノイズを必要とするシステムでは、リニア・レギュレータ / LDO を推奨します。DC/DC コンバータを使用すると、電力効率が向上します。

以下のシナリオは、推奨される電源仕様を計算するためのガイダンスの例を示しています。

  • このアプリケーションでは、F28002x とそのすべてのペリフェラルを使用します。デバイスのフラッシュは現場ではアップグレードされず、10 本の GPIO ピンは 1.5mA の静的負荷を駆動し、2 本の追加 GPIO は 10pF の負荷で 200kHz の波形をトグルします。
    式 1. P e s t = { O p e r a t i n g   M o d e } + n G P I O s t a t i c × l l o a d + n G P I O a c t i v e × n t r a n s i t i o n s / p e r i o d × f × C × V 2
    式 2. P e s t = 0.072 A + 0.005 A + 10 × 0.0015 A + 2 × 2 × 200 k × 10 p × 3.3 2
    式 3. P e s t = 92 m A

    このシナリオでは、フラッシュ・プログラミングは現場では行われませんが、初期プログラミングは行われます。そのため、次のようになります。

    式 4. 92 m A < 106 m A + 2.5 m A = 108.5 m A

    マージン値 1.5 を乗算して、最終的な電源電流要件を決定します。

    式 5. 108.5 m A × 1.5 = 162 m A   @   3.3 V   535 m W
  • このアプリケーションでは、F28002x と、2 つの ADC、1 つの CAN、4 つの HRPWM モジュールを使用します。現場でアップグレードする必要があります。
    式 6. P e s t = { F l a s h   P r o g r a m   M o d e } + ( 2 × I A D C ) + ( 1 × I C A N ) + ( 4 × I H R P W M )
    式 7. P e s t = 0.106 A + 0.0025 A + 2 × 0.67 A + 1 × 1.18 A + 4 × 0.87 A
    式 8. P e s t = 114 m A

    マージン値 1.5 を乗算して、最終的な電源電流要件を決定します。

    式 9. 114 m A × 1.5 = 171 m A   @   3.3 V   564 m W