JAJA750A november   2021  – december 2022 TMS320F2800132 , TMS320F2800133 , TMS320F2800135 , TMS320F2800137 , TMS320F2800152-Q1 , TMS320F2800153-Q1 , TMS320F2800154-Q1 , TMS320F2800155 , TMS320F2800155-Q1 , TMS320F2800156-Q1 , TMS320F2800157 , TMS320F2800157-Q1 , TMS320F280021 , TMS320F280021-Q1 , TMS320F280023 , TMS320F280023-Q1 , TMS320F280023C , TMS320F280025 , TMS320F280025-Q1 , TMS320F280025C , TMS320F280025C-Q1 , TMS320F280033 , TMS320F280034 , TMS320F280034-Q1 , TMS320F280036-Q1 , TMS320F280036C-Q1 , TMS320F280037 , TMS320F280037-Q1 , TMS320F280037C , TMS320F280037C-Q1 , TMS320F280038-Q1 , TMS320F280038C-Q1 , TMS320F280039 , TMS320F280039-Q1 , TMS320F280039C , TMS320F280039C-Q1 , TMS320F280040-Q1 , TMS320F280040C-Q1 , TMS320F280041 , TMS320F280041-Q1 , TMS320F280041C , TMS320F280041C-Q1 , TMS320F280045 , TMS320F280048-Q1 , TMS320F280048C-Q1 , TMS320F280049 , TMS320F280049-Q1 , TMS320F280049C , TMS320F280049C-Q1

 

  1.   1
  2.   F2800x デバイスのハードウェア設計ガイド
  3.   商標
  4. 1はじめに
  5. 2代表的な F2800x システム・ブロック図
  6. 3回路図設計
    1. 3.1 パッケージとデバイスの選択
      1. 3.1.1 F2800x デバイス
        1. 3.1.1.1 TMS320F28004x
        2. 3.1.1.2 TMS320F28002x
        3. 3.1.1.3 TMS320F28003x
        4. 3.1.1.4 TMS320F280013x
      2. 3.1.2 移行ガイド
      3. 3.1.3 PinMux ツール
      4. 3.1.4 構成可能なロジック・ブロック
    2. 3.2 デジタル IO
      1. 3.2.1 汎用入出力
      2. 3.2.2 内蔵ペリフェラルとクロスバー
      3. 3.2.3 制御ペリフェラル
      4. 3.2.4 通信ペリフェラル
      5. 3.2.5 ブート・ピンとブート・ペリフェラル
    3. 3.3 アナログ IO
      1. 3.3.1 アナログ・ペリフェラル
      2. 3.3.2 アナログ・ピンの選択
      3. 3.3.3 内部および外部アナログ基準電圧
      4. 3.3.4 ADC 入力
      5. 3.3.5 駆動オプション
      6. 3.3.6 ローパス / アンチエイリアシング・フィルタ
    4. 3.4 電源
      1. 3.4.1 電源要件
      2. 3.4.2 電源シーケンス
      3. 3.4.3 VDD 電圧レギュレータ
        1. 3.4.3.1 内部レギュレータと外部レギュレータ
        2. 3.4.3.2 内部 LDO と内部 DC/DC レギュレータ
      4. 3.4.4 消費電力
      5. 3.4.5 電源サイズの計算
    5. 3.5 XRSn とシステム・リセット
    6. 3.6 クロック供給
      1. 3.6.1 内部発振器と外部発振器
    7. 3.7 デバッグとエミュレーション
      1. 3.7.1 JTAG/cJTAG
      2. 3.7.2 デバッグ・プローブ
    8. 3.8 未使用のピン
  7. 4PCB レイアウト設計
    1. 4.1 レイアウト設計の概要
      1. 4.1.1 推奨されるレイアウト・プラクティス
      2. 4.1.2 基板寸法
      3. 4.1.3 層のスタックアップ
    2. 4.2 推奨されるボード・レイアウト
    3. 4.3 部品の配置
      1. 4.3.1 パワー・エレクトロニクスに関する考慮事項
    4. 4.4 グランド・プレーン
    5. 4.5 アナログとデジタルの分離
    6. 4.6 トレースとビアを使用した信号配線
    7. 4.7 熱に関する注意事項
  8. 5EOS、EMI/EMC、ESD に関する考慮事項
    1. 5.1 電気的オーバーストレス
    2. 5.2 電磁干渉と電磁両立性
    3. 5.3 静電気放電
  9. 6重要項目の最終的なチェックリスト
  10. 7関連資料
  11. 8改訂履歴

4.5 アナログとデジタルの分離

繰り返しになりますが、アナログ・グランドとデジタル・グランド (およびその電源) を分離するのが推奨される手法です。ただし、これを適切に行わないと、性能が低下する可能性があります。アナログとデジタルを分離する利点は、信号交差が静的である場合を除き、信号が絶縁境界をまたぐことがなくなることです。分離信号は、1 つのポイントのみ (理想的には信号のソース) に接続する必要があります。この接続には、フェライト・ビーズ、シンプルな抵抗、またはプレーンの断絶部分などを使用できます。フェライト・ビーズは、DC 抵抗が低く、静電容量は無視できる程度です。フェライト・ビーズを使用する場合は、適切なシミュレーションを実行して、フェライト・ビーズがノイズを適切にフィルタリングし、デバイスへの電流が制限されないことを確認します。アナログとデジタルを適切に分離できない場合は、1 つのグランド・プレーンのみを使用することを検討してください。

C2000 デバイスは、デバイスのすべてのアナログ・ピンを配置する「アナログ・コーナー」を持つように設計されています。これらの ADC 入力の多くのソースは通常、設計のパワー・エレクトロニクス部分から供給されます。この領域は一般的に基板のノイズが最大になる部分で、アナログ性能に重大な影響を及ぼす可能性があります。アナログ・グランド領域を小さくし、C2000 チップの近くに配置して、ノイズがデバイスの ADC に影響を与えないようにするのが最善です。アナログ・グランド・プレーンのサイズを削減すると、拾うノイズの量が少なくなります。

図 4-9 に、アナログとデジタルの分離例を示します。グランド・プレーンにアナログ・グランドとデジタル・グランドを分離するの明確な絶縁境界があることに注目してください。

GUID-20211101-SS0I-WPHS-PTVH-S20F4PDV59N5-low.svg図 4-9 アナログとデジタルの絶縁

この例では、デジタル・グランドとアナログ・グランド (VSS/VSSA) の両方に 1 つのグランド・プレーンしかありません。グランドは、ソース付近にある絶縁境界の下部の灰色領域 1 点のみで短絡されています。また、絶縁境界をまたぐ信号は 1 つだけです。強調表示されている信号は静的信号であり、システムの動作中に状態が変化することはほとんどありません。つまり、大きなノイズは発生せず、システムにとって問題とはなりません。