JAJA923B October   2023  – July 2025 MSPM0C1104 , MSPM0C1105 , MSPM0C1106 , MSPM0L1306

 

  1.   1
  2.   概要
  3.   商標
  4. 1 MSPM0C ハードウェア設計チェック リスト
  5. 2 MSPM0C デバイスの電源
    1. 2.1 デジタル電源
    2. 2.2 アナログ電源
    3. 2.3 電源および電圧リファレンスを内蔵
    4. 2.4 電源に推奨されるデカップリング回路
  6. 3 リセットおよび電源スーパーバイザ
    1. 3.1 デジタル電源
    2. 3.2 電源スーパーバイザ
      1. 3.2.1 パワーオン リセット (POR) モニタ
      2. 3.2.2 ブラウンアウト リセット (BOR) モニタ
      3. 3.2.3 電源変更時の POR および BOR 動作
  7. 4 クロック システム
    1. 4.1 内部発振器
      1. 4.1.1 内部低周波数発振器 (LFOSC)
      2. 4.1.2 内部システム発振器 (SYSOSC)
    2. 4.2 外部発振器および外部クロック入力
      1. 4.2.1 低周波数水晶発振器 (LFXT)
      2. 4.2.2 LFCLK_IN (デジタル クロック)
      3. 4.2.3 高周波水晶発振器 (HFXT)
      4. 4.2.4 HFCLK_IN (デジタル クロック)
    3. 4.3 外部クロック出力 (CLK_OUT)
    4. 4.4 周波数クロック カウンタ (FCC)
  8. 5 デバッガ
    1. 5.1 デバッグ ポートのピンとピン配置
    2. 5.2 標準 JTAG コネクタを使用したデバッグ ポート接続
      1. 5.2.1 標準 XDS110
      2. 5.2.2 Lite XDS110 (MSPM0 LaunchPad™ キット)
  9. 6 主要なアナログペリフェラル
    1. 6.1 ADC 設計の検討事項
    2. 6.2 COMP と DAC の設計上の検討事項
  10. 7 主要なデジタル ペリフェラル
    1. 7.1 タイマ リソースと設計の検討事項
    2. 7.2 UART と LIN のリソースと設計の検討事項
    3. 7.3 I2C と SPI 設計の検討事項
  11. 8 GPIO
    1. 8.1 GPIO 出力のスイッチング速度と負荷容量
    2. 8.2 GPIO 電流シンクおよびソース
    3. 8.3 オープン ドレイン GPIO により、レベル シフタなしで 5V 通信を実現
    4. 8.4 レベル シフタなしで 1.8V デバイスと通信する
    5. 8.5 未使用ピンの接続
  12. 9 レイアウト ガイド
    1. 9.1 電源レイアウト
    2. 9.2 グランド レイアウトに関する検討事項
      1. 9.2.1 グランド ノイズとは？
    3. 9.3 トレース、ビア、その他の PCB コンポーネント
    4. 9.4 基板層の選択方法と推奨されるスタックアップ
  13. 10ブートローダー
  14. 11まとめ
  15. 12参考資料
  16. 13改訂履歴

4.2.2 LFCLK_IN (デジタル クロック)

標準周波数 32.76kHz のデジタル クロックをデバイスに供給して、LFCLK ソースとして使用できます。MSPM0C1105 と MSPM0C1106 に搭載しています。LFCLK_IN と LFXT は相互に排他的であり、同時にイネーブルにすることはできません。

LFCLK_IN は、デジタル方形波 CMOS クロック入力と互換性があり、推奨される標準デューティ サイクルは 50% です。LFCLK モニタを有効にすることで、LFCLK_IN の有効なクロック信号を確認できます。LFXT が開始されていない場合、LFCLK モニタはデフォルトで LFCLK_IN をチェックします。

MSPM0C1103 および MSPM0C1104 の外部クロック入力 LFCLK_IN図 4-3 MSPM0C1103 および MSPM0C1104 の外部クロック入力 LFCLK_IN