JAJA923B October   2023  – July 2025 MSPM0C1104 , MSPM0C1105 , MSPM0C1106 , MSPM0L1306

 

  1.   1
  2.   概要
  3.   商標
  4. 1 MSPM0C ハードウェア設計チェック リスト
  5. 2 MSPM0C デバイスの電源
    1. 2.1 デジタル電源
    2. 2.2 アナログ電源
    3. 2.3 電源および電圧リファレンスを内蔵
    4. 2.4 電源に推奨されるデカップリング回路
  6. 3 リセットおよび電源スーパーバイザ
    1. 3.1 デジタル電源
    2. 3.2 電源スーパーバイザ
      1. 3.2.1 パワーオン リセット (POR) モニタ
      2. 3.2.2 ブラウンアウト リセット (BOR) モニタ
      3. 3.2.3 電源変更時の POR および BOR 動作
  7. 4 クロック システム
    1. 4.1 内部発振器
      1. 4.1.1 内部低周波数発振器 (LFOSC)
      2. 4.1.2 内部システム発振器 (SYSOSC)
    2. 4.2 外部発振器および外部クロック入力
      1. 4.2.1 低周波数水晶発振器 (LFXT)
      2. 4.2.2 LFCLK_IN (デジタル クロック)
      3. 4.2.3 高周波水晶発振器 (HFXT)
      4. 4.2.4 HFCLK_IN (デジタル クロック)
    3. 4.3 外部クロック出力 (CLK_OUT)
    4. 4.4 周波数クロック カウンタ (FCC)
  8. 5 デバッガ
    1. 5.1 デバッグ ポートのピンとピン配置
    2. 5.2 標準 JTAG コネクタを使用したデバッグ ポート接続
      1. 5.2.1 標準 XDS110
      2. 5.2.2 Lite XDS110 (MSPM0 LaunchPad™ キット)
  9. 6 主要なアナログペリフェラル
    1. 6.1 ADC 設計の検討事項
    2. 6.2 COMP と DAC の設計上の検討事項
  10. 7 主要なデジタル ペリフェラル
    1. 7.1 タイマ リソースと設計の検討事項
    2. 7.2 UART と LIN のリソースと設計の検討事項
    3. 7.3 I2C と SPI 設計の検討事項
  11. 8 GPIO
    1. 8.1 GPIO 出力のスイッチング速度と負荷容量
    2. 8.2 GPIO 電流シンクおよびソース
    3. 8.3 オープン ドレイン GPIO により、レベル シフタなしで 5V 通信を実現
    4. 8.4 レベル シフタなしで 1.8V デバイスと通信する
    5. 8.5 未使用ピンの接続
  12. 9 レイアウト ガイド
    1. 9.1 電源レイアウト
    2. 9.2 グランド レイアウトに関する検討事項
      1. 9.2.1 グランド ノイズとは？
    3. 9.3 トレース、ビア、その他の PCB コンポーネント
    4. 9.4 基板層の選択方法と推奨されるスタックアップ
  13. 10ブートローダー
  14. 11まとめ
  15. 12参考資料
  16. 13改訂履歴

1 MSPM0C ハードウェア設計チェック リスト

表 1-1 に、MSPM0C ハードウェア設計プロセス中にチェックする必要がある主な信号を示します。詳細については、以下のセクションを参照してください。

表 1-1 MSPM0C ハードウェア設計チェック リスト
ピン (1) 説明 要件
VDD 正の電源ピン VDD と VSS の間に 10µF と 100nF のコンデンサを配置し、これらの部品を VDD と VSS の近くに配置します。
VSS 負の電源ピン
NRST リセットピン 10nF のプルダウン コンデンサを使用して、47kΩ の外付けプルアップ抵抗を接続します。
VREF+(2) 外部リファレンス入力用の電圧リファレンス電源 VREF+ と VREF- を使用して ADC などのアナログ ペリフェラル用の外部電圧リファレンスを取り込む場合、デカップリング コンデンサを VREF+ から VREF- / GND に、外部リファレンス ソースに基づく容量で配置する必要があります。外部電圧リファレンスを使用しない場合は、オープンのままにしても問題ありません。
VREF-(2) 外部リファレンス入力用の電圧リファレンス グランド電源
SWCLK デバッグ プローブからのシリアル ワイヤ クロック VSS への内部プルダウン、外部部品は不要。
SWDIO 双方向 (共有) シリアル ワイヤ データ VDD への内部プルアップ、外部部品は不要。
PA0、PA1 オープン ドレイン I/O 出力 HIGH にはプルアップ抵抗が必要です
PA18(2) デフォルトの BSL 起動ピン リセット後に BSL モードに移行しないようにプルダウンを維持します。(BSL 起動ピンは再マッピング可能です。)
PAx (PA0、PA1 を除く) 汎用 I/O 対応するピン機能を GPIO (PINCMx.PF = 0x1) に設定し、未使用のピンが Low を出力するように、または未使用のピンが内部プルアップまたはプルダウン抵抗付き入力になるように構成します。
(1) 汎用 I/O と共有されている機能を持つ未使用ピンについては、セクション 8.5 に従ってください。
(2) 外部リファレンス入力をサポートしているのは、MSPM0C1105 と MSPM0C1106 のみであり、MSPM0C1103 と MSPM0C1104 は内部リファレンスのみをサポートしています。デフォルトの BSL 起動ピンがあるのは、MSPM0C1105 と MSPM0C1106 のみであり、MSPM0C1103 および MSPM0C1104 にはデフォルトの BSL 起動ピンがありません。

テキサス インスツルメンツでは、10μF と 0.1nF の低 ESR セラミック デカップリング コンデンサを組み合わせて VDD および VSS ピンに接続することを推奨しています。より値の大きいコンデンサを使用することもできますが、電源レールの立ち上がり時間に影響を及ぼす可能性があります。デカップリング コンデンサは、デカップリングするピンのできるだけ近く (数 mm 以内) に配置する必要があります。

NRST リセット ピンは、外部の 47kΩ プルアップ抵抗を 10nF のプルダウン コンデンサに接続するために必要です。

外部水晶振動子をサポートする MSPM0C1105 および MSPM0C1106 では、外部水晶振動子を使用するときに、水晶発振器ピン用の外部バイパス コンデンサが必要です。

5V 許容のオープン ドレイン (ODIO) の場合、高出力にはプルアップ抵抗が必要です。この抵抗は、ODIO を使用する場合、Inter-Integrated Circuit (I2C) およびユニバーサル非同期レシーバ / トランスミッタ (UART) 機能に必要です。

MSPM0C の代表的なアプリケーション回路図 1-1 MSPM0C の代表的なアプリケーション回路