JAJA981 August   2025

 

  1.   1
  2.   概要
  3.   商標
  4. 1S パラメータ定義
    1. 1.1 挿入損失 (S21)
    2. 1.2 反射損失 (S11)
  5. 2FPD-Link™シリアライザ ボディの高速信号設計の例
    1. 2.1 設計例の概要
    2. 2.2 高速 FPD-Link レイアウト設計の重要なポイント
  6. 3反射損失に影響を与える要因と最適化ガイドライン
    1. 3.1 伝送ラインのインピーダンスの影響
    2. 3.2 AC カップリング コンデンサ ランディングパッドの影響と最適化
      1. 3.2.1 低減の方針:アンチパッドの実装
      2. 3.2.2 Ansys®HFSS によるシミュレーション結果
    3. 3.3 スルーホール コネクタのフットプリントの影響と最適化
      1. 3.3.1 スルーホール コネクタ ビアのアンチパッドの影響
        1. 3.3.1.1 Ansys®HFSS によるシミュレーション結果
      2. 3.3.2 周囲のグランド ビアの影響
        1. 3.3.2.1 シミュレーション結果 (周囲のグランド ビアの影響)
      3. 3.3.3 非機能性パッドの影響
        1. 3.3.3.1 シミュレーション結果 (非機能性パッドの衝撃)
    4. 3.4 一般的な信号ビアの影響と最適化
      1. 3.4.1 シミュレーション結果
    5. 3.5 ESD ダイオードの寄生容量の影響と最適化
  7. 4まとめ

伝送ラインのインピーダンスの影響

図 3-1 に、設計例で使用した伝送ラインのモデルを示します。PCB の伝送線路のインピーダンスは、パターン幅、パターン厚、サブストレートの高さ、パターンと銅箔間のクリアランス、PCB 誘電率 (Dk)、および配線上のコーティングの相互関係によって決まります。

  • パターン幅:パターン幅が広くなると、信号パターンとリファレンス プレーン間の容量結合が増加し、インピーダンスが低下します。
  • パターンの厚さ:パターンが厚いほど、リファレンス プレーンとの容量性結合が増加し、インピーダンスがわずかに低下します。
  • サブストレートの高さ:誘電体層が薄くなる (つまり、信号トレースとリファレンス プレーン間の距離が短くなる) と、容量結合が強まり、インピーダンスは低下します。
  • パターン間の間隔 (グランド ストリップ間隔):パターンと隣接する銅箔とのクリアランスが狭くなると、隣接する銅箔へのフリンジ容量結合が増加します。その結果、寄生容量は大きくなりますが、インピーダンスは低下します。
  • PCB 誘電率 (Dk):誘電率が高くなると、パターンとリファレンス プレーン間の容量が増加し、その結果、インピーダンスが低下します。
  • 半田マスクと半田コーティング:半田マスク半田とコーティングは、信号トレースに誘電体層を追加します。これにより、トレース付近の実効誘電率 (Dk) が増加し、インピーダンスが低下します。

整合性のある50Ω 伝送ラインのインピーダンスを得る場合:

  • 信号路全体でパターン幅と間隔が均一であることを確認してください。
  • PCB 製造においては、エッチング係数の影響により、エッチングされた銅のパターンには歪みや不規則な長方形断面が生じます。結果として得られるプロファイルは台形波です。この設計例では、パターン上部の幅は 5.3mil、下部の幅は 6.3mil です。これらの形状寸法を PCB 製造装置のプロセス能力に合わせます。
 インピーダンス計算の伝送ライン モデル図 3-1 インピーダンス計算の伝送ライン モデル

伝送ラインのインピーダンスに関する主な推奨事項:

  • 最大インピーダンスのパラメータを算出するために、インピーダンス計算ツールを使用します
  • パターン間の間隔を近い位置に配置すると、インピーダンスが 2Ω~3Ω 低減されます。間隔の影響を考慮します
  • トレース上での半田マスクはインピーダンスを2Ω~3Ω 低減するため、半田マスクの影響を考慮します
  • 製造した PCB のインピーダンス制御を50Ω±5% 以内で維持します