JAJAA58 アプリケーション・ノート

7.3 AM572x

表 7-3 AM572x PDN ターゲットとデカップリングの例

電源名⁽¹⁰⁾	静的 PDN ターゲット	ダイナミック PDN ターゲット			電源ごとのデカップリングコンデンサの数⁽¹⁾⁽²⁾⁽³⁾⁽⁴⁾⁽⁵⁾⁽⁶⁾ ⁽⁹⁾
電源名⁽¹⁰⁾	最大 R_eff (mΩ)⁽⁷⁾	Dec 容量最大 LL (nH)⁽⁶⁾⁽⁸⁾	最大インピーダンス (mΩ)	対象周波数 (MHz)	100 nF	220 nF	470 nF	1 µF	2.2 µF	4.7 µF	10 µF	22 µF
VDD_CORE	27	2	87	≦ 50	6	1	1	1	1	1
VDD_MPU	10	2	57	≦ 20	12	2	2	3	1	1		1
VDD_DSPEVE	13	2.5	54	≦ 20	8	1	1	2	1	1	1
VDD_IVA	48	2	800	≦ 100	5		1			1
VDD_GPU	18	2.5	207	≦ 50	6	1	1	1	1	1
VDDS_DDR1	10	2.5	200	≦ 100	8	4		2		2		1
VDDS_DDR2	10	2.5	200	≦ 100	8	4		2		2		1
CAP_VBBLDO_DSPEVE	該当なし	6	該当なし	該当なし				1
CAP_VBBLDO_GPU	該当なし	6	該当なし	該当なし				1
CAP_VBBDLO_IVA	該当なし	6	該当なし	該当なし				1
CAP_VBBLD0_MPU	該当なし	6	該当なし	該当なし				1
CAP_VDDRAM_CORE1	該当なし	6	該当なし	該当なし				1
CAP_VDDRAM_CORE2	該当なし	6	該当なし	該当なし				1
CAP_VDDRAM_CORE3	該当なし	6	該当なし	該当なし				1
CAP_VDDRAM_CORE4	該当なし	6	該当なし	該当なし				1
CAP_VDDRAM_CORE5	該当なし	6	該当なし	該当なし				1
CAP_VDDRAM_DSPEVE1	該当なし	6	該当なし	該当なし				1
CAP_VDDRAM_DSPEVE2	該当なし	6	該当なし	該当なし				1
CAP_VDDRAM_GPU	該当なし	6	該当なし	該当なし				1
CAP_VDDRAM_IVA	該当なし	6	該当なし	該当なし				1
CAP_VDDRAM_MPU1	該当なし	6	該当なし	該当なし				1
CAP_VDDRAM_MPU2	該当なし	6	該当なし	該当なし

(1) ピークツーピークのノイズ値の詳細については、個々のデバイスのデータマニュアルの「推奨動作条件」表を参照してください。

(2) ESL は可能な限り低くし、0.5nH を超えないようにする必要があります。

(3) 電源供給ネットワーク (PDN) のインピーダンス特性は、デバイス固有のデータマニュアルの「仕様」の章にある「推奨動作条件」表に基づいて、デバイスの動作 (異なる周波数で動作する) に対して定義されています。

(4) 静的電圧降下要件により、PMIC または外部 SMPS とプロセッサ電源ボールとの間で許容される最大 PCB 抵抗が駆動されます。

(5) 外部 SMPS (POWER IC) フィードバック検出機能がプロセッサ電源ボールの近くに配置されていると仮定します。

(6) 高周波 (30MHz–70MHz) PCB デカップリングコンデンサ。

(7) VRM/SMPS/PMIC からプロセッサへの最大 R_eff。

(8) デカップリングコンデンサの最大ループインダクタンス。

(9) デカップリングコンデンサの数と値は、ベースラインに関する推奨事項としてのみ提供しています。TI は、すべてのプロセッサ PDN 要件を満たすために、製造前にすべての PCB 設計をシミュレーションすることを推奨します。

(10) 付け合わせレールは、各メンバーレールのすべての要件を満たす必要があります。