3 PDN の物理レイアウト最適化

PCB PDN 設計に実装する必要のある重要な要件は、以下のとおりです。

• 部品間の外部電源配線の配線はできるだけ広くする必要があります。パターンが広い場合、DC 抵抗が低下し、その結果静的 IR 電圧降下が低減されます。また、ループ インダクタンスが小さく、静電容量が大きいことも実現します。
• 可能な限り、部品のピンと関連するビアについて 1:1 (またはそれ以上) の比率を達成するようにします。複数のコンデンサの間でビアを共有しないでください。
• デカップリング コンデンサと関連するビアは、プロセッサ ボールのできるだけ近くに配置する必要があります。
• シミュレーションにより各遷移ビアの最大電流容量を評価し、部品の接続に必要な適切なビアの数を決定する必要があります。これにより、ビア インターコネクト ネットワークの電流容量が、各コンポーネントのニーズに十分に対応できるようになります。VIA インターコネクト、または同じネットワークが十分な電流を供給できない場合、これを「via starvation」と呼びます。
• TI は、製造の前に、静的および動的 IR 降下解析 (セクション 4 と セクション 5 で説明) をすべて新しい PCB 設計に対して実行することを強く推奨します。これらの分析を使用して、システム コンポーネントの IR 電圧降下要件を満たすために必要なビアの数と幾何学的トレース幅寸法を評価する必要があります。
• 内部層 (信号配線と電源プレーンの両方) では可能な限り、PDN レイアウトのために広いパターンと銅面積の充填を推奨します。このドキュメントの前のセクションで説明したように、電源回路をプレーンに配線することで、プレーン間静電容量が増加し、PDN の高周波性能が向上します。
• インダクタンスへの影響を最小限に抑えて、デカップリング コンデンサを取り付ける必要があります。コンデンサは、静電容量だけでなく、インダクタンスと抵抗の特性も持っています。図 3-1 に、実際のコンデンサの寄生モデルを示します。実際のコンデンサは、実効直列抵抗 (ESR) と実効直列インダクタンス (ESL) を持つ RLC 回路として扱う必要があります。
  図 3-1 ESL と ESR を使用する「実際の」コンデンサの特性

  この直列モデルのインピーダンスの大きさを、式 1に示します。

  式 1.

  自己共振周波数 55MHz を使用する標準的なコンデンサの共振周波数応答を、図 3-2 に示します。式 1 に示すように、コンデンサのインピーダンスは、直列抵抗とリアクティブ容量およびインダクタンスの組み合わせです。

  図 3-2 コンデンサの標準的なインピーダンス プロファイル
• 適切な場合は、「共平面」シールドを使用して、PCB 上でのさまざまな電源ネットのカップリングを避けるようにしてください。図 3-3 に、2 つの異なる電源回路 (VDD_MPU_IVA および VDD_CORE) の同一平面シールドの例を示します。
  図 3-3 接地ガード バンドを使用したパワーネットの「Co-Planar」シールドの例

  コンデンサは直列インダクタンスと抵抗の両方を備えており、これらのコンデンサの有効性に影響を与えるため、電源分配ネットワークに配置する際に以下の推奨事項を採用することが重要です。可能な限り、取り付けインダクタンスと抵抗を最小限に抑えるような形状でコンデンサを取り付けてください。コンデンサの実装インダクタンスと抵抗には、パッドのインダクタンスと抵抗、パターン、および関連するビアが含まれます。

  コンデンサを接続するために使用するパターンの長さは、実装の寄生インダクタンスと抵抗に大きな影響を与えます。このトレースは、できる限り短く、幅広くする必要があります。可能な限り、半田パッドのランディングの近くにビアを配置してトレースを最小限にします。コンデンサのランドの側面にビアを配置するか、ビアの数を 2 倍にすることで、実装をさらに改善することができます。PCB の製造プロセスで許容され、コスト効率の優れた場合は、ビア インパッド (VIP) 形状を強く推奨します。

寄生影響を低減するために、最も一般的なビア配置の形状を以下に示します。

1. ビア イン パッド (VIP)
2. デュアル オフセット ビア
3. 単一オフセット ビア
4. トレース経由での Pad (ショート)
5. トレースを介してパッド (ロング)

PCB 上のコンデンサの配置に関連するインダクタンスと抵抗の実装に加えて、デカップリング コンデンサの有効性は、負荷に対してコンデンサが認識する拡散インダクタンスと抵抗にも依存します。拡散インダクタンスと抵抗は、PCB スタックアップでの層の割り当てに大きく依存します (図 2-1 を参照)。