4 スタティック PDN 解析 (IR ドロップ最適化)

チップ、パッケージ、ボード システム内のあらゆるレベルで IR 電圧降下が発生する可能性があるため、信頼性の高い電力を回路に供給することは常に重要です。関連する電源から離れた場所にある部品は、特に IR 電圧降下の影響を受けやすくなります。また、バッテリ電力に依存する設計では、許容できない電力損失を避けるために、電圧降下をさらに最小限に抑える必要があります。シミュレーションによる DC 評価を早期に実施すると、利用可能な電源エントリポイント、層のスタックアップ方法、必要な電流を流すために必要な銅量の推定など、パワー ディストリビューションの基礎を判断しやすくなります。

オームの法則 (V = IR) は導通電流と電圧降下を関係させ、DC では、関係係数は導体の抵抗を表す定数です。導体も、その抵抗により電力を消費します。電圧降下と消費電力はどちらも、導体の抵抗に比例します。静的 IR または DC 解析/設計手法は、デバイスが適切に機能するように、アプリケーション プロセッサ デバイスの電源およびグランド パッドにおける電圧降下 (DC 動作条件の下) が公称電圧の規定値の範囲内に収まるように、電力分配回路を設計することで構成されています。PCB レベルの静的 IR 降下バジェットは、パワー マネージメント デバイス (PMIC/BGA /SMPS) のピン/パッドと、パワー マネージメント デバイスから電力を供給されているアプリケーション プロセッサ デバイスの VRM ボールとの間で定義されます (図 4-2 を参照)。

デバイスを適切に機能させるために許容される合計システム レベル マージンを与えられて、デバイスの BGA で許容される電圧変動は通常、公称電圧の 2.5% で規定されています。¹⁽¹⁾リモートセンス機能を実装するデバイスの場合、パワー マネージメント デバイスのフィードバック/センス ラインを、関連するプロセッサ電源ボールのできるだけ近くに配置し (図 4-3 を参照)、最大電流負荷における ≤5mV の電源入力電圧差を、共通電源レールに接続されているすべてのボールにわたって維持することが要件です。この 5mV の最大値は、リモート検出点と関連する電源入力との間に存在する可能性のある電圧差を表します (図 4-4 を参照)。