JAJSGL5E December   2018  – May 2026 TPS3840

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイスの比較
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
    7. 6.7 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 入力電圧 (VDD)
        1. 7.3.1.1 VDD ヒステリシス
        2. 7.3.1.2 VDD 過渡耐性
      2. 7.3.2 ユーザーがプログラム可能なリセット時間遅延
      3. 7.3.3 マニュアル リセット (MR) 入力
      4. 7.3.4 出力ロジック
        1. 7.3.4.1 RESET 出力、アクティブ "Low"
        2. 7.3.4.2 RESET 出力、アクティブ "High"
    4. 7.4 デバイスの機能モード
      1. 7.4.1 通常動作 (VDD > VDD(min))
      2. 7.4.2 VPOR と VDD (min) の間の VDD
      3. 7.4.3 パワーオン リセット未満 (VDD < VPOR)
  9. 8 アプリケーションと実装
    1. 8.1 使用上の注意
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計 1:パワーアップ シーケンシングによるデュアル レール監視
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細な設計手順
        3. 8.2.1.3 アプリケーション曲線
      2. 8.2.2 設計 2:バッテリ電圧と温度の監視
        1. 8.2.2.1 設計要件
        2. 8.2.2.2 詳細な設計手順
      3. 8.2.3 設計 3:レベルシフト入力付きの高速スタート低電圧スーパーバイザ
        1. 8.2.3.1 設計要件
        2. 8.2.3.2 詳細な設計手順
      4. 8.2.4 設計 4:バックアップ バッテリ スイッチオーバー付き電圧モニタ
        1. 8.2.4.1 設計要件
        2. 8.2.4.2 詳細な設計手順
      5. 8.2.5 アプリケーション曲線:TPS3840EVM
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイスの命名規則
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

代表的特性

このセクションでは、TPS3840 デバイスの代表的特性を示します。テスト条件は、特に記述のない限り、TJ = 25°C、VDD = 3.3V、Rpull-up = 100kΩ、CLoad = 50pF になります。

TPS3840 TPS3840DL49 の電源電流と電源電圧との関係図 6-4 TPS3840DL49 の電源電流と電源電圧との関係
TPS3840 TPS3840PH49 の電源電流と電源電圧との関係図 6-6 TPS3840PH49 の電源電流と電源電圧との関係
TPS3840 TPS3840PLXX の温度範囲にわたる負方向の入力スレッショルド精度図 6-8 TPS3840PLXX の温度範囲にわたる負方向の入力スレッショルド精度
TPS3840 TPS3840DLXX の入力スレッショルド VIT- ヒステリシスの精度図 6-10 TPS3840DLXX の入力スレッショルド VIT- ヒステリシスの精度
TPS3840 TPS3840PHXX の入力スレッショルド VIT- ヒステリシスの精度図 6-12 TPS3840PHXX の入力スレッショルド VIT- ヒステリシスの精度
TPS3840 出力電圧と入力電圧の関係 (TPS3840PL49)図 6-14 出力電圧と入力電圧の関係 (TPS3840PL49)
TPS3840 "Low" レベル出力電圧と IRESET の関係 (TPS3840DL49)図 6-16 "Low" レベル出力電圧と IRESET の関係 (TPS3840DL49)
TPS3840 "Low" レベル出力電圧と IRESET の関係 (TPS3840PL49)図 6-18 "Low" レベル出力電圧と IRESET の関係 (TPS3840PL49)
TPS3840 "Low" レベル出力電圧と IRESET の関係 (TPS3840PH49)図 6-20 "Low" レベル出力電圧と IRESET の関係 (TPS3840PH49)
TPS3840 "High" レベル出力電圧と IRESET の関係 (TPS3840PL49)図 6-22 "High" レベル出力電圧と IRESET の関係 (TPS3840PL49)
TPS3840 "High" レベル出力電圧と IRESET の関係 (TPS3840PH49)図 6-24 "High" レベル出力電圧と IRESET の関係 (TPS3840PH49)
TPS3840 温度範囲全体にわたるマニュアル リセット ロジック "Low" 電圧スレッショルド (TPS3840DLXX)図 6-26 温度範囲全体にわたるマニュアル リセット ロジック "Low" 電圧スレッショルド (TPS3840DLXX)
TPS3840 温度範囲全体にわたるマニュアル リセット ロジック "Low" 電圧スレッショルド (TPS3840PHXX)図 6-28 温度範囲全体にわたるマニュアル リセット ロジック "Low" 電圧スレッショルド (TPS3840PHXX)
TPS3840 温度範囲全体にわたるマニュアル リセット ロジック "High" 電圧スレッショルド (TPS3840PLXX)図 6-30 温度範囲全体にわたるマニュアル リセット ロジック "High" 電圧スレッショルド (TPS3840PLXX)
TPS3840 VIT- のグリッチ耐性とオーバードライブの関係 (TPS3840PL28 で取得したデータ)図 6-32 VIT- のグリッチ耐性とオーバードライブの関係 (TPS3840PL28 で取得したデータ)
TPS3840 スタートアップ遅延と温度の関係図 6-34 スタートアップ遅延と温度の関係
TPS3840 リセット時間遅延とコンデンサ値の関係 (TPS3840PL16 で取得したデータ)図 6-36 リセット時間遅延とコンデンサ値の関係 (TPS3840PL16 で取得したデータ)
TPS3840 リセット時間遅延と大きなコンデンサ値の関係 (TPS3840PL16 で取得したデータ)図 6-38 リセット時間遅延と大きなコンデンサ値の関係 (TPS3840PL16 で取得したデータ)
TPS3840 MR がアサートされてからリセットまでの伝搬時間遅延と温度の関係図 6-40 MR がアサートされてからリセットまでの伝搬時間遅延と温度の関係
TPS3840 TPS3840PL49 の電源電流と電源電圧との関係図 6-5 TPS3840PL49 の電源電流と電源電圧との関係
TPS3840 TPS3840DLXX の温度範囲にわたる負方向の入力スレッショルド精度図 6-7 TPS3840DLXX の温度範囲にわたる負方向の入力スレッショルド精度
TPS3840 TPS3840PHXX の温度範囲にわたる負方向の入力スレッショルド精度図 6-9 TPS3840PHXX の温度範囲にわたる負方向の入力スレッショルド精度
TPS3840 TPS3840PLXX の入力スレッショルド VIT- ヒステリシスの精度図 6-11 TPS3840PLXX の入力スレッショルド VIT- ヒステリシスの精度
TPS3840 出力電圧と入力電圧の関係 (TPS3840DL49)図 6-13 出力電圧と入力電圧の関係 (TPS3840DL49)
TPS3840 出力電圧と入力電圧の関係 (TPS3840PH49)図 6-15 出力電圧と入力電圧の関係 (TPS3840PH49)
TPS3840 "Low" レベル出力電圧と VDD の関係 (TPS3840DL49)図 6-17 "Low" レベル出力電圧と VDD の関係 (TPS3840DL49)
TPS3840 "Low" レベル出力電圧と VDD の関係 (TPS3840PL49)図 6-19 "Low" レベル出力電圧と VDD の関係 (TPS3840PL49)
TPS3840 "Low" レベル出力電圧と VDD の関係 (TPS3840PH49)図 6-21 "Low" レベル出力電圧と VDD の関係 (TPS3840PH49)
TPS3840 温度範囲にわたる "High" レベル出力電圧 (TPS3840PL49)図 6-23 温度範囲にわたる "High" レベル出力電圧 (TPS3840PL49)
TPS3840 温度範囲全体の "High" レベル出力電圧 (TPS3840PH49)図 6-25 温度範囲全体の "High" レベル出力電圧 (TPS3840PH49)
TPS3840 温度範囲全体にわたるマニュアル リセット ロジック "Low" 電圧スレッショルド (TPS3840PLXX)図 6-27 温度範囲全体にわたるマニュアル リセット ロジック "Low" 電圧スレッショルド (TPS3840PLXX)
TPS3840 温度範囲全体にわたるマニュアル リセット ロジック "High" 電圧スレッショルド (TPS3840DLXX)図 6-29 温度範囲全体にわたるマニュアル リセット ロジック "High" 電圧スレッショルド (TPS3840DLXX)
TPS3840 温度範囲全体にわたるマニュアル リセット ロジック "High" 電圧スレッショルド (TPS3840PHXX)図 6-31 温度範囲全体にわたるマニュアル リセット ロジック "High" 電圧スレッショルド (TPS3840PHXX)
TPS3840 CT ピンの内部抵抗と温度の関係図 6-33 CT ピンの内部抵抗と温度の関係
TPS3840 コンデンサなしのリセット時間遅延と温度の関係図 6-35 コンデンサなしのリセット時間遅延と温度の関係
TPS3840 リセット時間遅延と小さなコンデンサ値の関係 (TPS3840PL16 で取得したデータ)図 6-37 リセット時間遅延と小さなコンデンサ値の関係 (TPS3840PL16 で取得したデータ)
TPS3840 VDD が VIT- ("High" から "Low") を下回ったときの伝搬検出時間遅延と温度の関係図 6-39 VDD が VIT- ("High" から "Low") を下回ったときの伝搬検出時間遅延と温度の関係
TPS3840 MR 解放からデアサートされたリセットまでの伝搬時間遅延と温度の関係図 6-41 MR 解放からデアサートされたリセットまでの伝搬時間遅延と温度の関係