JAJSGL5E December 2018 – May 2026 TPS3840
PRODUCTION DATA
このセクションでは、TPS3840 デバイスの代表的特性を示します。テスト条件は、特に記述のない限り、TJ = 25°C、VDD = 3.3V、Rpull-up = 100kΩ、CLoad = 50pF になります。
図 6-4 TPS3840DL49 の電源電流と電源電圧との関係
図 6-6 TPS3840PH49 の電源電流と電源電圧との関係
図 6-8 TPS3840PLXX の温度範囲にわたる負方向の入力スレッショルド精度
図 6-10 TPS3840DLXX の入力スレッショルド VIT- ヒステリシスの精度
図 6-12 TPS3840PHXX の入力スレッショルド VIT- ヒステリシスの精度
図 6-14 出力電圧と入力電圧の関係 (TPS3840PL49)
図 6-16 "Low" レベル出力電圧と IRESET の関係 (TPS3840DL49)
図 6-18 "Low" レベル出力電圧と IRESET の関係 (TPS3840PL49)
図 6-20 "Low" レベル出力電圧と IRESET の関係 (TPS3840PH49)
図 6-22 "High" レベル出力電圧と IRESET の関係 (TPS3840PL49)
図 6-24 "High" レベル出力電圧と IRESET の関係 (TPS3840PH49)
図 6-26 温度範囲全体にわたるマニュアル リセット ロジック "Low" 電圧スレッショルド (TPS3840DLXX)
図 6-28 温度範囲全体にわたるマニュアル リセット ロジック "Low" 電圧スレッショルド (TPS3840PHXX)
図 6-30 温度範囲全体にわたるマニュアル リセット ロジック "High" 電圧スレッショルド (TPS3840PLXX)
図 6-32 VIT- のグリッチ耐性とオーバードライブの関係 (TPS3840PL28 で取得したデータ)
図 6-34 スタートアップ遅延と温度の関係
図 6-36 リセット時間遅延とコンデンサ値の関係 (TPS3840PL16 で取得したデータ)
図 6-38 リセット時間遅延と大きなコンデンサ値の関係 (TPS3840PL16 で取得したデータ)
図 6-40 MR がアサートされてからリセットまでの伝搬時間遅延と温度の関係
図 6-5 TPS3840PL49 の電源電流と電源電圧との関係
図 6-7 TPS3840DLXX の温度範囲にわたる負方向の入力スレッショルド精度
図 6-9 TPS3840PHXX の温度範囲にわたる負方向の入力スレッショルド精度
図 6-11 TPS3840PLXX の入力スレッショルド VIT- ヒステリシスの精度
図 6-13 出力電圧と入力電圧の関係 (TPS3840DL49)
図 6-15 出力電圧と入力電圧の関係 (TPS3840PH49)
図 6-17 "Low" レベル出力電圧と VDD の関係 (TPS3840DL49)
図 6-19 "Low" レベル出力電圧と VDD の関係 (TPS3840PL49)
図 6-21 "Low" レベル出力電圧と VDD の関係 (TPS3840PH49)
図 6-23 温度範囲にわたる "High" レベル出力電圧 (TPS3840PL49)
図 6-25 温度範囲全体の "High" レベル出力電圧 (TPS3840PH49)
図 6-27 温度範囲全体にわたるマニュアル リセット ロジック "Low" 電圧スレッショルド (TPS3840PLXX)
図 6-29 温度範囲全体にわたるマニュアル リセット ロジック "High" 電圧スレッショルド (TPS3840DLXX)
図 6-31 温度範囲全体にわたるマニュアル リセット ロジック "High" 電圧スレッショルド (TPS3840PHXX)
図 6-33 CT ピンの内部抵抗と温度の関係
図 6-35 コンデンサなしのリセット時間遅延と温度の関係
図 6-37 リセット時間遅延と小さなコンデンサ値の関係 (TPS3840PL16 で取得したデータ)
図 6-39 VDD が VIT- ("High" から "Low") を下回ったときの伝搬検出時間遅延と温度の関係
図 6-41 MR 解放からデアサートされたリセットまでの伝搬時間遅延と温度の関係