JAJSGL5E December   2018  – May 2026 TPS3840

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイスの比較
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
    7. 6.7 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 入力電圧 (VDD)
        1. 7.3.1.1 VDD ヒステリシス
        2. 7.3.1.2 VDD 過渡耐性
      2. 7.3.2 ユーザーがプログラム可能なリセット時間遅延
      3. 7.3.3 マニュアル リセット (MR) 入力
      4. 7.3.4 出力ロジック
        1. 7.3.4.1 RESET 出力、アクティブ "Low"
        2. 7.3.4.2 RESET 出力、アクティブ "High"
    4. 7.4 デバイスの機能モード
      1. 7.4.1 通常動作 (VDD > VDD(min))
      2. 7.4.2 VPOR と VDD (min) の間の VDD
      3. 7.4.3 パワーオン リセット未満 (VDD < VPOR)
  9. 8 アプリケーションと実装
    1. 8.1 使用上の注意
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計 1：パワーアップ シーケンシングによるデュアル レール監視
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細な設計手順
        3. 8.2.1.3 アプリケーション曲線
      2. 8.2.2 設計 2：バッテリ電圧と温度の監視
        1. 8.2.2.1 設計要件
        2. 8.2.2.2 詳細な設計手順
      3. 8.2.3 設計 3：レベルシフト入力付きの高速スタート低電圧スーパーバイザ
        1. 8.2.3.1 設計要件
        2. 8.2.3.2 詳細な設計手順
      4. 8.2.4 設計 4：バックアップ バッテリ スイッチオーバー付き電圧モニタ
        1. 8.2.4.1 設計要件
        2. 8.2.4.2 詳細な設計手順
      5. 8.2.5 アプリケーション曲線：TPS3840EVM
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイスの命名規則
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

8.2.1.2 詳細な設計手順

このアプリケーションの主な制約は、マイクロプロセッサの電源電圧を監視する適切なデバイスを選択することです。TPS3840 は、1.6V ～ 10V の任意の電圧を監視でき、0.1V 刻みで選択できます。ユーザーが公称電圧レールからどの程度離れた電圧で電圧スーパーバイザをトリガさせたいかによって、適切な電圧スーパーバイザの種類が決まります。この例では、3.3V レールが 3.0V まで低下したときに最初の TPS3840 がトリガします。1.8V レールが 1.6V まで低下すると、2 番目の TPS3840 がリセットをトリガします。本アプリケーションにおける 2 つ目の制約はリセット時間遅延です。LDO によって 1.8V レールが有効化される前に、マイクロプロセッサおよび 3.3V レールを使用する他のすべてのデバイスが正しく起動するために、少なくとも 25ms 以上のリセット遅延時間が必要です。最小時間が必要なため、ユーザーはコンデンサの許容誤差を考慮する必要があります。周囲温度が –40°C ～ +125°C までのアプリケーションでは、CCT は RCT を使用して計算し、式 3 で CCT を求めることができます。25ms で 式 3 を解くと、最小コンデンサ値は 0.04µF となりますが、コンデンサの許容誤差を考慮して標準値の 0.047µF に切り上げられます。

適切なアナログ設計手法として、1µF デカップリング コンデンサは VDD ピンに接続されています。プルアップ抵抗はオープン ドレイン デバイスのバリアントにのみ必要です。セクション 6.3 に示す ±5mA 制限内に RESET 電流を維持するために計算します。RPull-up = VPull-up ÷ 5mA。この設計では、RESET がアサートされたときに電流引き込みを最小限に抑えるため、標準の 10kΩ プルアップ抵抗が選択されています。プルアップ抵抗が小さいほど、VOL が高くなることを考慮してください。MR ピンは、必要に応じて外部信号に接続するか、VDD への内部プルアップ抵抗があるために使用していない場合はフローティングのままにできます。