JAJSGL5E December   2018  – May 2026 TPS3840

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイスの比較
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
    7. 6.7 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 入力電圧 (VDD)
        1. 7.3.1.1 VDD ヒステリシス
        2. 7.3.1.2 VDD 過渡耐性
      2. 7.3.2 ユーザーがプログラム可能なリセット時間遅延
      3. 7.3.3 マニュアル リセット (MR) 入力
      4. 7.3.4 出力ロジック
        1. 7.3.4.1 RESET 出力、アクティブ "Low"
        2. 7.3.4.2 RESET 出力、アクティブ "High"
    4. 7.4 デバイスの機能モード
      1. 7.4.1 通常動作 (VDD > VDD(min))
      2. 7.4.2 VPOR と VDD (min) の間の VDD
      3. 7.4.3 パワーオン リセット未満 (VDD < VPOR)
  9. 8 アプリケーションと実装
    1. 8.1 使用上の注意
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計 1：パワーアップ シーケンシングによるデュアル レール監視
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細な設計手順
        3. 8.2.1.3 アプリケーション曲線
      2. 8.2.2 設計 2：バッテリ電圧と温度の監視
        1. 8.2.2.1 設計要件
        2. 8.2.2.2 詳細な設計手順
      3. 8.2.3 設計 3：レベルシフト入力付きの高速スタート低電圧スーパーバイザ
        1. 8.2.3.1 設計要件
        2. 8.2.3.2 詳細な設計手順
      4. 8.2.4 設計 4：バックアップ バッテリ スイッチオーバー付き電圧モニタ
        1. 8.2.4.1 設計要件
        2. 8.2.4.2 詳細な設計手順
      5. 8.2.5 アプリケーション曲線：TPS3840EVM
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイスの命名規則
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

8.2.3.2 詳細な設計手順

このアプリケーションの主な制約は、12V レールを監視しながら、TPS3840 の VDD ピンが推奨される最大電圧である 10V を超えないようにすることです。これは、12V レールが 10V に低下した際に、TPS3840 の VDD ピンが 4.9V となるよう抵抗デバイダのサイズを設定することで実現されます。これは、式 8 に示すように、TPS3840DL49 の低電圧状態をトリガするための VIT- スレッショルドです。

式 8. V r a i l _ t r i g g e r = V I T - × R t o p + R b o t t o m ÷ R b o t t o m

ここで、Vrail_trigger は監視対象レールのトリガ電圧、VIT- は TPS3840 の VDD ピンの立ち下がりスレッショルド、Rtop および Rbottom は、外付けの抵抗デバイダの上側および下側抵抗です。電圧監視の精度を維持するため、外付けの抵抗デバイダを流れる電流が IDD よりもはるかに大きくなるような抵抗の値にしてください。VIT- はデバイス バリアントによって固定されており、TPS3840DL49 では 4.9V です。図 8-5 の値を代入すると、レールの低電圧トリガ スレッショルドは 10.045V に設定されます。

レールの 10V の低電圧トリガは TPS3840 デバイスの 4.9V 低電圧スレッショルド トリガに対応しているため、TPS3840 の VDD ピンに 10V 未満を維持しながら、レールが上昇する余地が十分あります。式 9 に、TPS3840 の VDD ピンで引き続き 10V の最大値を満たしている最大レール電圧を示します。

式 9. V r a i l _ m a x = 10 × 10500 + 10000 ÷ 10000 = 20.5 V

これは、監視対象の電圧レールが最大 20.5V まで上がる可能性がありながら、TPS3840 の VDD ピンの推奨最大値に違反しないことを意味します。これは、公称レール電圧をはるかに上回る値まで上昇する可能性がある広範囲の電圧レールを監視する場合に役立ちます。たとえば、このケースでは、12V レールが最大 18V まで上昇する仕様となっている場合などが該当します。内部抵抗デバイダで設定される精度を維持するため、選択した抵抗値は 100kΩ 未満にしてください。設計上のベスト プラクティスとして、VDD ピンに 0.1µF のコンデンサを接続することが推奨されています。また、外付けの抵抗デバイダを使用する場合は、この静電容量を増やす必要がある場合があります。