JAJSGL5E December   2018  – May 2026 TPS3840

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイスの比較
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
    7. 6.7 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 入力電圧 (VDD)
        1. 7.3.1.1 VDD ヒステリシス
        2. 7.3.1.2 VDD 過渡耐性
      2. 7.3.2 ユーザーがプログラム可能なリセット時間遅延
      3. 7.3.3 マニュアル リセット (MR) 入力
      4. 7.3.4 出力ロジック
        1. 7.3.4.1 RESET 出力、アクティブ "Low"
        2. 7.3.4.2 RESET 出力、アクティブ "High"
    4. 7.4 デバイスの機能モード
      1. 7.4.1 通常動作 (VDD > VDD(min))
      2. 7.4.2 VPOR と VDD (min) の間の VDD
      3. 7.4.3 パワーオン リセット未満 (VDD < VPOR)
  9. 8 アプリケーションと実装
    1. 8.1 使用上の注意
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計 1：パワーアップ シーケンシングによるデュアル レール監視
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細な設計手順
        3. 8.2.1.3 アプリケーション曲線
      2. 8.2.2 設計 2：バッテリ電圧と温度の監視
        1. 8.2.2.1 設計要件
        2. 8.2.2.2 詳細な設計手順
      3. 8.2.3 設計 3：レベルシフト入力付きの高速スタート低電圧スーパーバイザ
        1. 8.2.3.1 設計要件
        2. 8.2.3.2 詳細な設計手順
      4. 8.2.4 設計 4：バックアップ バッテリ スイッチオーバー付き電圧モニタ
        1. 8.2.4.1 設計要件
        2. 8.2.4.2 詳細な設計手順
      5. 8.2.5 アプリケーション曲線：TPS3840EVM
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイスの命名規則
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

3 説明

広い Vin により、外部コンポーネントなしで 9V レールやバッテリを監視でき、外付け抵抗を使用して 24V レールを監視できます。ナノ静止電流は、低消費電力アプリケーションのバッテリ動作時間を延長し、外付け抵抗を使用するときの消費電流を最小限に抑えます。スタートアップ遅延により、システムの他の部分が電源オンになる前に電圧フォルトを検出できるため、危険なスタートアップ フォルト条件でも最大限の安全性を確保できます。パワーオン リセット電圧 (VPOR) が低いため、誤ったリセットや次のデバイスの早すぎるイネーブルまたは電源オンを防止し、パワーアップおよびパワーダウン時に適切なトランジスタ制御を実現できます。

リセット出力信号は、VDD の電圧が負の電圧スレッショルド (VIT-) を下回ったとき、またはマニュアル リセット (MR) がロジック "Low" にされたとき (VMR_L) にアサートされます。リセット信号は、VDD が VIT- にヒステリシス (VIT+) を加えた値を上回り、マニュアル リセットがフローティングまたは VMR_H を上回った状態で、リセット時間遅延 (tD) が経過したとき、クリアされます。CT ピンとグランドの間にコンデンサを接続することで、リセット時間遅延をプログラミングできます。高速リセットには、CT ピンをフローティングのままにします。

その他の機能：MR と VDD の内蔵グリッチ耐性保護、内蔵ヒステリシス、低いオープン ドレイン出力リーク電流 (ILKG(OD)) があります。

パッケージ情報
部品番号 パッケージ (1) パッケージ サイズ(2)
TPS3840 SOT-23 (5) (DBV) 2.90mm × 1.60mm
(1) パッケージの詳細については、このデータシート末尾の外形図を参照してください。
(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。
TPS3840 代表的なアプリケーション回路代表的なアプリケーション回路
TPS3840 TPS3840 の標準電源電流TPS3840 の標準電源電流