JAJSJS9C July   2023  – July 2025 DRV8262

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
      1. 5.4.1 過渡熱インピーダンスと電流能力
    5. 5.5 電気的特性
    6. 5.6 代表的特性
  7. 6 詳細説明
    1. 6.1  概要
    2. 6.2  機能ブロック図
    3. 6.3  機能説明
      1. 6.3.1 スペクトラム拡散
    4. 6.4  デバイスの動作モード
      1. 6.4.1 デュアル H ブリッジ モード (MODE1 = 0)
      2. 6.4.2 シングル H ブリッジ モード (MODE1 = 1)
    5. 6.5  電流検出とレギュレーション
      1. 6.5.1 電流検出とフィードバック
      2. 6.5.2 電流レギュレーション
        1. 6.5.2.1 ミックス ディケイ
        2. 6.5.2.2 スマート チューン ダイナミック ディケイ
      3. 6.5.3 外付け抵抗による電流検出
    6. 6.6  チャージ ポンプ
    7. 6.7  リニア電圧レギュレータ
    8. 6.8  VCC 電圧電源
    9. 6.9  ロジック レベル、トライレベル、クワッドレベルのピン構造図
    10. 6.10 保護回路
      1. 6.10.1 VM 低電圧誤動作防止 (UVLO)
      2. 6.10.2 VCP 低電圧誤動作防止 (CPUV)
      3. 6.10.3 ロジック電源パワーオン リセット (POR)
      4. 6.10.4 過電流保護 (OCP)
      5. 6.10.5 サーマル シャットダウン (OTSD)
      6. 6.10.6 nFAULT 出力
      7. 6.10.7 フォルト条件のまとめ
    11. 6.11 デバイスの機能モード
      1. 6.11.1 スリープ モード
      2. 6.11.2 動作モード
      3. 6.11.3 nSLEEP リセット パルス
      4. 6.11.4 機能モードのまとめ
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
      1. 7.1.1 ブラシ付き DC モータの駆動
        1. 7.1.1.1 ブラシ付き DC モータ ドライバの代表的なアプリケーション
        2. 7.1.1.2 電力損失の計算 - デュアル H ブリッジ
        3. 7.1.1.3 電力損失の計算 - シングル H ブリッジ
        4. 7.1.1.4 接合部温度の推定
        5. 7.1.1.5 アプリケーション特性の波形
      2. 7.1.2 ステッパ モーターの駆動
        1. 7.1.2.1 ステッパ ドライバの代表的なアプリケーション
        2. 7.1.2.2 電力損失の計算
        3. 7.1.2.3 接合部温度の推定
      3. 7.1.3 熱電冷却器 (TEC) の駆動
    2. 7.2 電源に関する推奨事項
      1. 7.2.1 バルク コンデンサ
      2. 7.2.2 電源
    3. 7.3 レイアウト
      1. 7.3.1 レイアウトのガイドライン
      2. 7.3.2 レイアウト例
  9. 8 パッケージの熱に関する考慮事項
    1. 8.1 DDW パッケージ
      1. 8.1.1 熱性能
        1. 8.1.1.1 定常状態熱性能
        2. 8.1.1.2 過渡熱性能
    2. 8.2 DDV パッケージ
    3. 8.3 PCB 材料に関する推奨事項
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

8.1.1 熱性能

データシートに規定する接合部から周囲への熱抵抗 RθJA は、おもに各種ドライバの比較または熱性能の概算に役立ちます。ただし、実際のシステム性能は、PCB 層形成 (スタックアップ)、配線、ビア数、サーマル パッド周りの銅面積に応じて、この値よりも良くなったり、悪くなったりします。ドライバが特定の電流を駆動する時間の長さもまた、消費電力や熱性能に影響を与えます。ここでは、定常状態および過渡熱条件での設計方法について考察します。

このセクションのデータは、以下の基準を使用してシミュレーションしたものです：

HTSSOP (DDW パッケージ)

  • 2 層 PCB (サイズ 114.3 x 76.2 x 1.6mm)、標準 FR4、1oz (35mm 銅箔厚) または 2oz 銅箔厚。サーマル ビアはサーマル パッドの下にのみ配置 (13 × 5 サーマル ビア アレイ、1.1mm 間隔、0.2mm 直径、0.025mm 銅メッキ)。
    • 上層：HTSSOP パッケージのフットプリントと銅プレーン ヒートシンク。シミュレーションでは、上層の銅箔面積を変化させています。
    • 下層：ドライバのサーマル パッド下のビアで熱的に接続されたグランド プレーン。下層の銅箔面積は上層の銅箔面積によって変化します。
  • 4 層 PCB (サイズ 114.3 × 76.2 × 1.6mm)、標準 FR4。外側プレーンは、1oz (35mm 銅箔厚) または 2oz 銅箔厚。内側プレーンは、1oz で維持されます。サーマル ビアはサーマル パッドの下にのみ配置 (13 × 5 サーマル ビア アレイ、1.1mm 間隔、0.2mm 直径、0.025mm 銅メッキ)。
    • 上層：HTSSOP パッケージのフットプリントと銅プレーン ヒートシンク。シミュレーションでは、上層の銅箔面積を変化させています。
    • 中間層 1：サーマル パッドとビアで熱的に接続された GND プレーン。グランド プレーンの面積は、上面の銅箔部分の面積によって異なります。
    • 中間層 2：電源プレーン、熱的接続なし。電源プレーンの面積は、上層の銅箔面積によって異なります。
    • 下層：TOP プレーンおよび内部 GND プレーンからビア スティッチングで熱的に接続された信号層。下層のサーマル パッドは上層の銅箔部分と同じサイズ。

DDW パッケージについてシミュレーションした基板の例を 図 8-1 に示します。表 8-1 は、各シミュレーションに沿って変化させた基板の寸法を示します。

DRV8262 DDW の PCB モデルの上層図 8-1 DDW の PCB モデルの上層
表 8-1 DDW パッケージの寸法 A
銅 (Cu) 面積 (cm2)寸法 A (mm)
219.79
426.07
8

34.63

1646.54

32

63.25